論文の概要: Transversal gates for probabilistic implementation of multi-qubit Pauli rotations

• arxiv url: http://arxiv.org/abs/2510.08290v1
• Date: Thu, 09 Oct 2025 14:42:35 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-10-10 17:54:15.137466
• Title: Transversal gates for probabilistic implementation of multi-qubit Pauli rotations
• Title（参考訳）: 多ビットパウリ回転の確率的実装のためのトランスバーサルゲート
• Authors: Nobuyuki Yoshioka, Alireza Seif, Andrew Cross, Ali Javadi-Abhari,
• Abstract要約: 本稿では、局所的な物理ユニタリによって実現された論理的ユニタリの確率的実装である弱いゲートのための一般的なフレームワークを紹介する。 我々は,数百万の大規模Clifford+Tゲート数を持つワークロード上で,標準的なClifford+Tアーキテクチャを上回る,新しいフォールトトレラントな量子コンピューティングアーキテクチャを提案する。
• 参考スコア（独自算出の注目度）: 1.3136863945420865
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: We introduce a general framework for weak transversal gates -- probabilistic implementation of logical unitaries realized by local physical unitaries -- and propose a novel partially fault-tolerant quantum computing architecture that surpasses the standard Clifford+T architecture on workloads with million-scale Clifford+T gate counts. First, we prove the existence of weak transversal gates on the class of Calderbank-Shor-Steane codes, covering high-rate qLDPC and topological codes such as surface code or color codes, and present an efficient algorithm to determine the physical multi-qubit Pauli rotations required for the desired logical rotation. Second, we propose a partially fault-tolerant Clifford+$\phi$ architecture that performs in-place Pauli rotations via a repeat-until-success strategy; phenomenological simulations indicate that a rotation of 0.003 attains logical error of $9.5\times10^{-5}$ on a surface code with $d=7$ at physical error rate of $10^{-4}$, while avoiding the spacetime overheads of magic state factories, small angle synthesis, and routing. Finally, we perform resource estimation on surface and gross codes for a Trotter-like circuit with $N=108$ logical qubits to show that the Clifford+$\phi$ architecture outperforms the conventional Clifford+T approach by a factor of tens to a hundred in runtime due to natural rotation-gate parallelism. This work open a novel paradigm for realizing logical operations beyond the constraints of conventional design.
• Abstract（参考訳）: 本稿では、局所的な物理ユニタリによって実現された論理ユニタリの確率的実装である弱超越ゲートのための一般的なフレームワークを紹介し、100万スケールのClifford+Tゲート数を持つワークロード上で標準のClifford+Tアーキテクチャを超える、部分的にフォールトトレラントな量子コンピューティングアーキテクチャを提案する。 まず,Calderbank-Shor-Steane符号のクラスに,高レートのqLDPCおよび表面コードやカラーコードなどの位相コードを含む弱い逆ゲートが存在することを証明し,所望の論理回転に必要な物理マルチキュービットパウリ回転を決定する効率的なアルゴリズムを提案する。 現象論的シミュレーションにより、0.003の回転が9.5\times10^{-5}$の論理誤差を$d=7$の物理誤差率10^{-4}$の曲面符号上で達成し、マジック状態ファクトリや小さな角度合成、ルーティングの時空オーバーヘッドを回避した。 最後に, Clifford+$\phi$アーキテクチャは, 自然な回転ゲート並列性により, 従来のClifford+Tアプローチよりも10～100倍高い性能を示すことを示すために, 論理量子ビットが$N=108$のトロッター様回路の資源推定を行う。 この研究は、従来の設計の制約を超えた論理的操作を実現するための新しいパラダイムを開く。

関連論文リスト

• Batched high-rate logical operations for quantum LDPC codes [2.722479714583866]
  高速量子LDPC符号は、多くの論理量子ビットを物理量子ビットの1ブロックに密に詰め込むことで、メモリオーバーヘッドを低減する。 我々はこの概念を高速な計算に拡張し、多数のコードブロックに同じ論理ゲートを並列に適用する、Emphbatched Fault-tolerant演算を構築した。
  論文  参考訳（メタデータ） (2025-10-07T17:26:10Z)
• A Topologically Fault-Tolerant Quantum Computer with Four Dimensional Geometric Codes [2.991272555043746]
  トポロジカル量子符号は本質的に局所雑音に対するフォールトトレラントであり、トポロジカル位相の理論の根底にある。 本研究では, 4次元自己補正量子メモリを回転させることにより, トポロジカル量子符号の性能向上を図る。 論理的クリフォード演算の完全な集合を同定し、普遍的なフォールトトレラント量子アーキテクチャを設計する。
  論文  参考訳（メタデータ） (2025-06-18T04:14:52Z)
• Unlocking early fault-tolerant quantum computing with mitigated magic dilution [47.23243191431113]
  我々は小角回転の合成手法として緩和魔法希釈(MMD)を導入する。 雑音を符号化したマジック状態の論理回路をサンプリングするために、量子誤差軽減手法を用いる。 この研究は、数百万の量子演算をサポートするデバイス上での早期フォールトトレラントなデモの道を開いた。
  論文  参考訳（メタデータ） (2025-05-15T17:19:19Z)
• Extractors: QLDPC Architectures for Efficient Pauli-Based Computation [42.95092131256421]
  本稿では,任意のQLDPCメモリをPauliベースの計算に適した計算ブロックに拡張できる新しいプリミティブを提案する。 特に、メモリ上でサポートされている任意の論理パウリ演算子は、1つの論理サイクルでフォールトトレラントに測定できる。 我々のアーキテクチャは並列論理的測定により普遍的な量子回路を実装できる。
  論文  参考訳（メタデータ） (2025-03-13T14:07:40Z)
• Convolutional Differentiable Logic Gate Networks [68.74313756770123]
  本稿では,論理ゲートネットワークを微分緩和により直接学習する手法を提案する。 私たちはこのアイデアに基づいて、深い論理ゲートツリーの畳み込みと論理ORプーリングによってそれを拡張します。 CIFAR-10では、6100万の論理ゲートのみを使用して86.29%の精度を実現し、SOTAよりも29倍の精度で改善した。
  論文  参考訳（メタデータ） (2024-11-07T14:12:00Z)
• Practical quantum advantage on partially fault-tolerant quantum computer [0.6449786007855248]
  我々は、早期FTQCデバイスにおける実用的な量子アドバンテージを実現するための代替手法を提案する。 我々のフレームワークは、空間的オーバーヘッドを最小限に抑えるために、部分的にフォールトトレラントな論理演算に基づいている。 フレームワークの潜在能力を生かした,有望なアプリケーションをいくつか紹介する。
  論文  参考訳（メタデータ） (2024-08-27T07:58:09Z)
• Logical blocks for fault-tolerant topological quantum computation [55.41644538483948]
  本稿では,プラットフォームに依存しない論理ゲート定義の必要性から,普遍的なフォールトトレラント論理の枠組みを提案する。 資源オーバーヘッドを改善するユニバーサル論理の新しいスキームについて検討する。 境界のない計算に好適な論理誤差率を動機として,新しい計算手法を提案する。
  論文  参考訳（メタデータ） (2021-12-22T19:00:03Z)
• Realization of arbitrary doubly-controlled quantum phase gates [62.997667081978825]
  本稿では,最適化問題における短期量子優位性の提案に着想を得た高忠実度ゲートセットを提案する。 3つのトランペット四重項のコヒーレントな多レベル制御を編成することにより、自然な3量子ビット計算ベースで作用する決定論的連続角量子位相ゲートの族を合成する。
  論文  参考訳（メタデータ） (2021-08-03T17:49:09Z)
• Constant depth fault-tolerant Clifford circuits for multi-qubit large block codes [2.3513645401551333]
  本稿では,Calderbank-Shor-Steane $[![n,k,d ]!]$(CSS)符号とその論理FTクリフォード回路について述べる。 任意の論理クリフォード回路の深さは、Knill または Steane 症候群測定回路を介して、$O(1)$ step emphin-situ においてフォールトトレラント的に実装可能であることを示す。
  論文  参考訳（メタデータ） (2020-03-27T11:07:16Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。