Fugu-MT 論文翻訳(概要): Subspace Leakage Error Randomized Benchmarking of Mølmer-Sørensen Gates

論文の概要: Subspace Leakage Error Randomized Benchmarking of Mølmer-Sørensen Gates

arxiv url: http://arxiv.org/abs/2510.09508v1
Date: Fri, 10 Oct 2025 16:11:26 GMT
ステータス: 翻訳完了
システム内更新日: 2025-10-14 00:38:49.334105
Title: Subspace Leakage Error Randomized Benchmarking of Mølmer-Sørensen Gates
Title（参考訳）: Mølmer-Sørensenゲートのサブスペースリーク誤差ランダム化ベンチマーク
Authors: R. T. Sutherland, A. C. Hughes, J. P. Marceaux, H. M. Knaack, C. M. Löschnauer, R. Srinivas,
Abstract要約: シングルキュービットランダム化ベンチマークを2キュービットのモルマー・ソレンセンゲートに適応させる新しい手法を実証する。制御可能なゲート位相を用いて2状態のサブスペースに作用するクリフォードを生成する。
参考スコア（独自算出の注目度）: 0.0
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: We demonstrate a new technique that adapts single-qubit randomized benchmarking to two-qubit M{\o}lmer-S{\o}rensen gates. We use the controllable gate phase to generate Cliffords that act on a two-state subspace, enabling benchmarking of two-qubit gates without single-qubit operations. In addition to quantifying the gate infidelity, the protocol provides valuable information about the type of error by distinguishing between those that conserve the two-state subspace and those that result in leakage out of it. We demonstrate the protocol for calibrating and validating all-electronic maximally entangling gates in a trapped-ion quantum computer, achieving a two-qubit gate error of $2.6 (2)\times10^{-4}$.
Abstract（参考訳）: 単一キュービットランダム化ベンチマークを2キュービット M{\o}lmer-S{\o}rensen ゲートに適応させる新しい手法を実証する。制御可能なゲート位相を用いて2状態のサブスペースに作用するクリフォードを生成する。ゲートの不確かさの定量化に加えて、このプロトコルは、2状態のサブスペースを保存するものとそれから漏れたものとを区別することで、エラーの種類に関する貴重な情報を提供する。我々は、捕捉されたイオン量子コンピュータにおいて、全電子的最大エンタングルゲートを校正し、検証するためのプロトコルを実証し、2量子ビットゲート誤差を2.6(2)\times10^{-4}$とする。

関連論文リスト

Above 99.9% Fidelity Single-Qubit Gates, Two-Qubit Gates, and Readout in a Single Superconducting Quantum Device [58.154405222706146]
2つのトランスモンキュービットがチューナブルカプラを介して結合された超伝導回路におけるキュービットカップラー結合強度のチューニングは、高忠実度単一および2キュービットゲートを可能にする。我々は、平均で40hのCZゲート忠実度99.93%、同時シングルキュービットゲート忠実度99.98%、単一デバイスで99.94%以上の読み出し忠実度を達成する。
論文参考訳（メタデータ） (2025-08-22T14:49:47Z)
Witnessing entanglement in trapped-ion quantum error correction under realistic noise [41.94295877935867]
量子誤り補正(Quantum Error Correction, QEC)は、論理情報を複数の物理量子ビットに符号化することで冗長性を利用する。トラップイオンプラットフォームで使用される2量子光シフトゲートの平均ゲート不忠実度を推定するために,詳細な顕微鏡誤差モデルを提案する。次に、この現実的な誤差モデルを適用し、QECビルディングブロックとして機能する回路によって生成されるマルチパーティントの絡み合いを定量化する。
論文参考訳（メタデータ） (2022-12-14T20:00:36Z)
Extensive characterization of a family of efficient three-qubit gates at the coherence limit [0.4471952592011114]
2キュービット演算を同時に適用して3キュービットゲートを実装した。我々は、新しいゲートを一度だけ適用することで、GHZ状態とW状態という2つの絡み合った状態を生成する。ゲートとターゲット状態の忠実度に関する実験的および統計的誤差を解析する。
論文参考訳（メタデータ） (2022-07-06T19:42:29Z)
Experimental Characterization of Fault-Tolerant Circuits in Small-Scale Quantum Processors [67.47400131519277]
符号の論理ゲートセットは、10以上のゲートシーケンスに対してフォールトトレラントとみなすことができる。一部の回路は耐故障性基準を満たしていなかった。試験した回路が低次元の出力状態に制限された場合に、耐故障性基準を評価するのが最も正確である。
論文参考訳（メタデータ） (2021-12-08T01:52:36Z)
Software mitigation of coherent two-qubit gate errors [55.878249096379804]
2量子ゲートは量子コンピューティングの重要な構成要素である。しかし、量子ビット間の不要な相互作用(いわゆる寄生ゲート)は、量子アプリケーションの性能を低下させる。寄生性2ビットゲート誤差を軽減するための2つのソフトウェア手法を提案する。
論文参考訳（メタデータ） (2021-11-08T17:37:27Z)
Comparing Two-Qubit and Multi-Qubit Gates within the Toric Code [0.0]
5キュービットのMolmer-Sorensenゲートは2キュービットのゲートに対して,耐故障性しきい値において約40%のコストで改善可能であることを示す。この結果は、量子誤り訂正(QEC)の文脈におけるマルチキュービットゲートの利点を示している。
論文参考訳（メタデータ） (2021-11-07T10:54:57Z)
Fault-tolerant parity readout on a shuttling-based trapped-ion quantum computer [64.47265213752996]
耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。フラグ条件パリティ測定の単発忠実度は93.2(2)%である。このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
論文参考訳（メタデータ） (2021-07-13T20:08:04Z)
Experimental implementation of non-Clifford interleaved randomized benchmarking with a controlled-S gate [0.1759008116536278]
一部の応用では、クリフォードでない2ビットゲートにアクセスするとより最適な回路分解が生じる。我々は、クラウドベースのIBM量子コンピューティング上で、低エラー非クリフォード制御された$fracpi2$ phase (CS) ゲートの校正を実演する。
論文参考訳（メタデータ） (2020-07-16T18:00:02Z)
Benchmarking the noise sensitivity of different parametric two-qubit gates in a single superconducting quantum computing platform [0.0]
より大きなハードウェアネイティブゲートセットは、すべてのゲートが高い忠実度で実現されるように、必要なゲートの数を減らすことができる。パラメトリック駆動型チューナブルカプラを用いた制御Z(CZ)と交換型(iSWAP)の両ゲートのベンチマークを行った。急激な$ZZ$型結合がiSWAPゲートの主要なエラー源であると主張する。
論文参考訳（メタデータ） (2020-05-12T11:38:41Z)
Characterizing Universal Gate Sets via Dihedral Benchmarking [0.0]
二面体群に付随する非クリフォードゲートの誤差率を頑健に特徴付けるための実用的な実験的プロトコルについて述べる。我々の二面ベンチマークプロトコルは、通常のユニタリ2設計条件を緩和するランダム化ベンチマークの一般化である。
論文参考訳（メタデータ） (2015-08-25T21:36:28Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。