論文の概要: Towards a Functionally Complete and Parameterizable TFHE Processor
- arxiv url: http://arxiv.org/abs/2510.23483v1
- Date: Mon, 27 Oct 2025 16:16:40 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-10-28 19:54:32.625053
- Title: Towards a Functionally Complete and Parameterizable TFHE Processor
- Title（参考訳）: 機能的完全・パラメータ化可能なTFHEプロセッサの実現に向けて
- Authors: Valentin Reyes Häusler, Gabriel Ott, Aruna Jayasena, Andreas Peter,
- Abstract要約: TFHEは高速トーラスベースの完全同型暗号方式である。
これは、他のどのFHEスキームよりも高速なブートストラップ動作性能を提供する。
ホモモルフィック回路の評価には計算オーバーヘッドがかなり高い。
本稿では,同相回路評価のためのFPGAベースのハードウェアアクセラレータを提案する。
- 参考スコア（独自算出の注目度）: 3.907410857035328
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Fully homomorphic encryption allows the evaluation of arbitrary functions on encrypted data. It can be leveraged to secure outsourced and multiparty computation. TFHE is a fast torus-based fully homomorphic encryption scheme that allows both linear operations, as well as the evaluation of arbitrary non-linear functions. It currently provides the fastest bootstrapping operation performance of any other FHE scheme. Despite its fast performance, TFHE suffers from a considerably higher computational overhead for the evaluation of homomorphic circuits. Computations in the encrypted domain are orders of magnitude slower than their unencrypted equivalents. This bottleneck hinders the widespread adoption of (T)FHE for the protection of sensitive data. While state-of-the-art implementations focused on accelerating and outsourcing single operations, their scalability and practicality are constrained by high memory bandwidth costs. In order to overcome this, we propose an FPGA-based hardware accelerator for the evaluation of homomorphic circuits. Specifically, we design a functionally complete TFHE processor for FPGA hardware capable of processing instructions on the data completely on the FPGA. In order to achieve a higher throughput from our TFHE processor, we implement an improved programmable bootstrapping module which outperforms the current state-of-the-art by 240\% to 480\% more bootstrappings per second. Our efficient, compact, and scalable design lays the foundation for implementing complete FPGA-based TFHE processor architectures.
- Abstract（参考訳）: 完全同型暗号は、暗号化されたデータに対する任意の関数の評価を可能にする。
アウトソースとマルチパーティの計算をセキュアにするために利用することができる。
TFHEは高速トーラスベースの完全同型暗号方式であり、線形演算と任意の非線形関数の評価の両方を可能にする。
現在、他のFHE方式よりも高速なブートストラップ動作性能を提供している。
その高速な性能にもかかわらず、TFHEは同相回路の評価においてかなり高い計算オーバーヘッドに悩まされている。
暗号化ドメインの計算は、暗号化されていない等価値よりも桁違い遅い。
このボトルネックは、機密データの保護のために(T)FHEが広く採用されるのを妨げる。
最先端の実装は単一操作の高速化とアウトソーシングに重点を置いているが、スケーラビリティと実用性は高いメモリ帯域幅コストに制約されている。
そこで本研究では,同相回路評価のためのFPGAベースのハードウェアアクセラレータを提案する。
具体的には,FPGA ハードウェア用の機能完備な TFHE プロセッサを設計し,FPGA 上で完全にデータ上の命令を処理する。
TFHEプロセッサから高いスループットを実現するため,プログラム可能なブートストラップモジュールを実装した。
我々の効率的でコンパクトでスケーラブルな設計は、完全なFPGAベースのTFHEプロセッサアーキテクチャを実装する基盤となる。
関連論文リスト
- A Scalable Architecture for Efficient Multi-bit Fully Homomorphic Encryption [1.4174227043241145]
本稿では,マルチビットTFHE計算の効率化を目的としたハードウェアアクセラレータTaurusを紹介する。
Taurusは、新しいFFTユニットを活用し、キー再利用戦略を通じてメモリ帯域幅を最適化することで、最大10ビットの暗号文をサポートする。
実験の結果,TaurusはCPU上で最大2600倍の高速化,GPU上で1200倍の高速化を実現した。
論文 参考訳（メタデータ） (2025-09-16T05:00:57Z) - Cut Tracing with E-Graphs for Boolean FHE Circuit Synthesis [1.9204566034368082]
ホモモルフィック暗号化(英: Homomorphic Encryption, FHE)は、暗号化されたデータに対するセキュアな計算を可能にする、有望なプライバシ保護技術である。
既存の作業は主にFHE回路の乗算深度(MD)と乗算複雑性(MC)をターゲットにしている。
カットトレーシングが2つの最先端MCとMDのリダクションフローを効果的に組み合わせ、その弱点をバランスさせてランタイムを最小化する方法を示す。
論文 参考訳（メタデータ） (2025-06-15T15:27:51Z) - Fast correlated decoding of transversal logical algorithms [67.01652927671279]
大規模計算には量子エラー補正(QEC)が必要であるが、かなりのリソースオーバーヘッドが発生する。
近年の進歩により、論理ゲートからなるアルゴリズムにおいて論理キュービットを共同で復号化することにより、症候群抽出ラウンドの数を削減できることが示されている。
ここでは、回路を介して伝播する関連する論理演算子製品を直接復号することで、回路の復号化の問題を修正する。
論文 参考訳（メタデータ） (2025-05-19T18:00:00Z) - EFFACT: A Highly Efficient Full-Stack FHE Acceleration Platform [15.3973190088728]
EFFACTは、包括的な最適化とベクターフレンドリなハードウェアを提供するコンパイラを備えた、非常に効率的なフルスタックFHEアクセラレーションプラットフォームである。
EFFACTにはISAとコンパイラバックエンドがあり、CKKS、BGV、BFVなどのFHEスキームをサポートする。
論文 参考訳（メタデータ） (2025-04-22T12:01:20Z) - Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。
アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。
ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
論文 参考訳（メタデータ） (2024-06-20T17:08:42Z) - FHEmem: A Processing In-Memory Accelerator for Fully Homomorphic Encryption [9.884698447131374]
ホモモルフィック暗号化(英: Homomorphic Encryption、FHE)は、暗号化データ上で任意の計算を復号化せずに実行できる技術である。
FHEは、暗号化後のデータサイズの増加により、普通のデータの計算よりも大幅に遅い。
PIMベースのFHEアクセラレータFHEmemを提案する。
論文 参考訳（メタデータ） (2023-11-27T20:11:38Z) - INR-Arch: A Dataflow Architecture and Compiler for Arbitrary-Order
Gradient Computations in Implicit Neural Representation Processing [66.00729477511219]
計算グラフとして表される関数を考えると、従来のアーキテクチャはn階勾配を効率的に計算する上で困難に直面している。
InR-Archは,n階勾配の計算グラフをハードウェア最適化データフローアーキテクチャに変換するフレームワークである。
1.8-4.8x と 1.5-3.6x の高速化を CPU と GPU のベースラインと比較した結果を示す。
論文 参考訳（メタデータ） (2023-08-11T04:24:39Z) - Harnessing Deep Learning and HPC Kernels via High-Level Loop and Tensor Abstractions on CPU Architectures [67.47328776279204]
この研究は、効率的でポータブルなDeep LearningとHigh Performance Computingカーネルを開発するためのフレームワークを導入している。
1)プロセッシングプリミティブ(TPP)を用いた計算コアの表現と,2)高レベルな宣言的手法でTPPのまわりの論理ループの表現の2つのステップでカーネルの開発を分解する。
我々は、スタンドアロンカーネルと、さまざまなCPUプラットフォームにおける最先端実装よりも優れたエンドツーエンドワークロードを使用して、このアプローチの有効性を実証する。
論文 参考訳（メタデータ） (2023-04-25T05:04:44Z) - Practical Conformer: Optimizing size, speed and flops of Conformer for
on-Device and cloud ASR [67.63332492134332]
我々は、デバイス上の制約を満たすのに十分小さく、TPUを高速に推論できる最適化されたコンバータを設計する。
提案するエンコーダは、デバイス上では強力なスタンドアロンエンコーダとして、また高性能なASRパイプラインの第1部として利用することができる。
論文 参考訳（メタデータ） (2023-03-31T23:30:48Z) - A fully pipelined FPGA accelerator for scale invariant feature transform
keypoint descriptor matching, [0.0]
SIFTキーポイント記述子マッチングのための完全パイプラインハードウェアアクセラレータアーキテクチャを設計する。
提案するハードウェアアーキテクチャは、完全にパイプライン化された実装に必要なメモリ帯域を適切に処理することができる。
私たちのハードウェア実装は、同等のソフトウェアアプローチの15.7倍高速です。
論文 参考訳（メタデータ） (2020-12-17T15:29:41Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。