論文の概要: A High-Throughput Spiking Neural Network Processor Enabling Synaptic Delay Emulation

• arxiv url: http://arxiv.org/abs/2511.01158v1
• Date: Mon, 03 Nov 2025 02:12:44 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-11-05 16:37:27.085389
• Title: A High-Throughput Spiking Neural Network Processor Enabling Synaptic Delay Emulation
• Title（参考訳）: シナプス遅延エミュレーションを実現する高速スパイクニューラルネットワークプロセッサ
• Authors: Faquan Chen, Qingyang Tian, Ziren Wu, Rendong Ying, Fei Wen, Peilin Liu,
• Abstract要約: Spiking Neural Network (SNN)プロセッサは、エッジアプリケーションのためのシナプス遅延ベースのエミュレーションをサポートする。 プロセッサはデプロイメントにおいて93.4%の精度を実現し、平均スループットは104サンプル/秒で、典型的な動作周波数は125MHzである。
• 参考スコア（独自算出の注目度）: 13.50179665220458
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Synaptic delay has attracted significant attention in neural network dynamics for integrating and processing complex spatiotemporal information. This paper introduces a high-throughput Spiking Neural Network (SNN) processor that supports synaptic delay-based emulation for edge applications. The processor leverages a multicore pipelined architecture with parallel compute engines, capable of real-time processing of the computational load associated with synaptic delays. We develop a SoC prototype of the proposed processor on PYNQ Z2 FPGA platform and evaluate its performance using the Spiking Heidelberg Digits (SHD) benchmark for low-power keyword spotting tasks. The processor achieves 93.4% accuracy in deployment and an average throughput of 104 samples/sec at a typical operating frequency of 125 MHz and 282 mW power consumption.
• Abstract（参考訳）: シナプス遅延は、複雑な時空間情報の統合と処理のためのニューラルネットワーク力学において大きな注目を集めている。 本稿では,エッジアプリケーションに対するシナプス遅延に基づくエミュレーションをサポートする高スループットスパイキングニューラルネットワーク(SNN)プロセッサを提案する。 プロセッサは並列計算エンジンを備えたマルチコアパイプラインアーキテクチャを活用し、シナプス遅延に伴う計算負荷のリアルタイム処理を可能にする。 我々は,PYNQ Z2 FPGAプラットフォーム上で提案するプロセッサのSoCプロトタイプを開発し,低消費電力キーワードスポッティングタスクのためのSpyking Heidelberg Digits (SHD)ベンチマークを用いて性能評価を行った。 プロセッサは、デプロイメントにおける93.4%の精度と、典型的な125MHzと282mWの消費電力で、104サンプル/秒の平均スループットを実現している。

関連論文リスト

• STAR: A Privacy-Preserving, Energy-Efficient Edge AI Framework for Human Activity Recognition via Wi-Fi CSI in Mobile and Pervasive Computing Environments [0.0]
  Wi-Fi Channel State Information (CSI)によるヒューマンアクティビティ認識は、スマートホーム、ヘルスケア監視、モバイルIoTシステムに適した、プライバシ保護、コンタクトレスセンシングアプローチを提供する。 本稿では,軽量ニューラルネットワーク,適応信号処理,ハードウェア対応協調最適化を統合したエッジAI最適化フレームワークSTAR(Sensing Technology for Activity Recognition)を提案する。 サブ秒以下の応答レイテンシと低消費電力により、リアルタイムでプライバシ保護のHARが保証され、モバイルおよび普及型コンピューティング環境に実用的なスケーラブルなソリューションを提供する。
  論文  参考訳（メタデータ） (2025-10-30T05:08:25Z)
• Intra-DP: A High Performance Collaborative Inference System for Mobile Edge Computing [67.98609858326951]
  Intra-DPはモバイルデバイス上でのディープニューラルネットワーク(DNN)に最適化された高性能な協調推論システムである。 推論毎のレイテンシを最大50%削減し、最先端のベースラインと比較してエネルギー消費量を最大75%削減する。 評価の結果,DP内の遅延は,最先端のベースラインと比較して最大50%,エネルギー消費は最大75%減少することがわかった。
  論文  参考訳（メタデータ） (2025-07-08T09:50:57Z)
• Neuromorphic Wireless Split Computing with Resonate-and-Fire Neurons [69.73249913506042]
  本稿では、共振器(RF)ニューロンを用いて時間領域信号を直接処理する無線スプリットコンピューティングアーキテクチャについて検討する。 可変周波数で共鳴することにより、RFニューロンは低スパイク活性を維持しながら時間局在スペクトル特徴を抽出する。 実験の結果,提案したRF-SNNアーキテクチャは従来のLIF-SNNやANNと同等の精度を達成できることがわかった。
  論文  参考訳（メタデータ） (2025-06-24T21:14:59Z)
• Analog Spiking Neuron in CMOS 28 nm Towards Large-Scale Neuromorphic Processors [0.8426358786287627]
  本研究では,TSMCの28nmCMOS技術を用いた低消費電力Leaky Integrate- and-Fireニューロンの設計を提案する。 製造されたニューロンは1.61 fJ/スパイクを消費し、34$mu m2$の活性領域を占有し、最大スパイク周波数は250mVで300kHzである。
  論文  参考訳（メタデータ） (2024-08-14T17:51:20Z)
• DYNAP-SE2: a scalable multi-core dynamic neuromorphic asynchronous spiking neural network processor [2.9175555050594975]
  我々は、リアルタイムイベントベーススパイキングニューラルネットワーク(SNN)をプロトタイピングするための、脳にインスパイアされたプラットフォームを提案する。 提案システムは, 短期可塑性, NMDA ゲーティング, AMPA拡散, ホメオスタシス, スパイク周波数適応, コンダクタンス系デンドライトコンパートメント, スパイク伝達遅延などの動的および現実的なニューラル処理現象の直接エミュレーションを支援する。 異なる生物学的に可塑性のニューラルネットワークをエミュレートする柔軟性と、個体群と単一ニューロンの信号の両方をリアルタイムで監視する能力により、基礎研究とエッジコンピューティングの両方への応用のための複雑なニューラルネットワークモデルの開発と検証が可能になる。
  論文  参考訳（メタデータ） (2023-10-01T03:48:16Z)
• Braille Letter Reading: A Benchmark for Spatio-Temporal Pattern Recognition on Neuromorphic Hardware [50.380319968947035]
  近年の深層学習手法は,そのようなタスクにおいて精度が向上しているが,従来の組込みソリューションへの実装は依然として計算量が非常に高く,エネルギーコストも高い。 文字読み込みによるエッジにおける触覚パターン認識のための新しいベンチマークを提案する。 フィードフォワードとリカレントスパイキングニューラルネットワーク(SNN)を、サロゲート勾配の時間によるバックプロパゲーションを用いてオフラインでトレーニングし比較し、効率的な推論のためにIntel Loihimorphicチップにデプロイした。 LSTMは14%の精度で繰り返しSNNより優れており、Loihi上での繰り返しSNNは237倍のエネルギーである。
  論文  参考訳（メタデータ） (2022-05-30T14:30:45Z)
• MAPLE-X: Latency Prediction with Explicit Microprocessor Prior Knowledge [87.41163540910854]
  ディープニューラルネットワーク(DNN)レイテンシのキャラクタリゼーションは、時間を要するプロセスである。 ハードウェアデバイスの事前知識とDNNアーキテクチャのレイテンシを具体化し,MAPLEを拡張したMAPLE-Xを提案する。
  論文  参考訳（メタデータ） (2022-05-25T11:08:20Z)
• Sparse Compressed Spiking Neural Network Accelerator for Object Detection [0.1246030133914898]
  スパイキングニューラルネットワーク(SNN)は、人間の脳にインスパイアされ、バイナリスパイクと非常にスパースなアクティベーションマップを送信する。 本稿では, 活性化マップと重みの疎度を生かした, スパース圧縮スパイクニューラルネットワーク加速器を提案する。 ニューラルネットワークの実験結果は、71.5$%$mAPで、ISV 3clsデータセットの混合(1,3)タイムステップを示している。
  論文  参考訳（メタデータ） (2022-05-02T09:56:55Z)
• FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
  本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。 この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。 分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
  論文  参考訳（メタデータ） (2022-01-18T13:59:22Z)
• EdgeBERT: Sentence-Level Energy Optimizations for Latency-Aware Multi-Task NLP Inference [82.1584439276834]
  BERTのようなトランスフォーマーベースの言語モデルでは、自然言語処理(NLP)タスクの精度が大幅に向上する。 We present EdgeBERT, a in-deepth algorithm- hardware co-design for latency-aware energy optimization for multi-task NLP。
  論文  参考訳（メタデータ） (2020-11-28T19:21:47Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。