論文の概要: History-Aware Trajectory k-Anonymization Using an FPGA-Based Hardware Accelerator for Real-Time Location Services

• arxiv url: http://arxiv.org/abs/2511.09688v1
• Date: Fri, 14 Nov 2025 01:04:26 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-11-14 22:53:22.416896
• Title: History-Aware Trajectory k-Anonymization Using an FPGA-Based Hardware Accelerator for Real-Time Location Services
• Title（参考訳）: FPGAを用いたリアルタイム位置情報サービスのためのハードウェアアクセラレータを用いた履歴認識軌道k匿名化
• Authors: Hiroshi Nakano, Hiroaki Nishi,
• Abstract要約: 本稿では,歴史を意識したk-匿名化手法を提案し,それを実現するためのFPGAベースのハードウェアアーキテクチャを提案する。 我々の新しいアーキテクチャは6000レコード/秒以上のリアルタイムスループットを実現し、過去最短パスのみの設計と比較して最大1.2%データ保持を改善し、主要な動脈路をより効率的に保存する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by-nc-nd/4.0/
• Abstract: Our previous work established the feasibility of FPGA-based real-time trajectory anonymization, a critical task for protecting user privacy in modern location-based services (LBS). However, that pioneering approach relied exclusively on shortest-path computations, which can fail to capture re- alistic travel behavior and thus reduce the utility of the anonymized data. To address this limitation, this paper introduces a novel, history-aware trajectory k-anonymization methodology and presents an advanced FPGA-based hardware architecture to implement it. Our proposed architecture uniquely integrates par- allel history-based trajectory searches with conventional shortest- path finding, using a custom fixed-point counting module to ac- curately weigh contributions from historical data. This approach enables the system to prioritize behaviorally common routes over geometrically shorter but less-traveled paths. The FPGA implementation demonstrates that our new architecture achieves a real-time throughput of over 6,000 records/s, improves data retention by up to 1.2% compared to our previous shortest-path- only design, and preserves major arterial roads more effectively. These results signify a key advancement, enabling high-fidelity, history-aware anonymization that preserves both privacy and behavioral accuracy under the strict latency constraints of LBS.
• Abstract（参考訳）: 我々の以前の研究は、FPGAベースのリアルタイム軌道匿名化の実現性を確立しました。 しかし、この先駆的なアプローチは最短パス計算にのみ依存しており、これは再アリスティックな旅行行動の捕捉に失敗し、匿名化されたデータの有用性を低下させる。 この制限に対処するため,本論文では,歴史を意識したk-匿名化手法を新たに導入し,FPGAベースのハードウェアアーキテクチャを改良して実装する。 提案アーキテクチャは,従来の最短経路探索とパー・アレル履歴に基づくトラジェクトリ検索を一意に統合する。 このアプローチにより、幾何的に短いがトラベリングの少ない経路よりも、行動に共通な経路を優先することができる。 FPGAの実装は,新しいアーキテクチャが6,000レコード/秒以上のリアルタイムスループットを実現し,従来の最短パスのみの設計に比べて最大1.2%データ保持率を向上し,主要道路をより効率的に維持できることを実証している。 これらの結果は、LBSの厳密なレイテンシ制約の下で、プライバシーと行動の正確性の両方を保持する、高忠実で履歴対応の匿名化を可能にする重要な進歩を示す。

関連論文リスト

• Track-On2: Enhancing Online Point Tracking with Memory [57.820749134569574]
  オンライン長期追跡のためのシンプルで効率的なトランスフォーマーベースモデルであるTrack-OnをTrack-On2に拡張する。 Track-On2は、アーキテクチャの改良によるパフォーマンスと効率の向上、メモリの有効利用、および合成トレーニング戦略の改善を実現している。
  論文  参考訳（メタデータ） (2025-09-23T15:00:18Z)
• DELTAv2: Accelerating Dense 3D Tracking [79.63990337419514]
  本稿では,ビデオ中の高密度3次元点追跡を高速化するための新しいアルゴリズムを提案する。 極小点の小さな部分集合で追跡を開始し、トラックされた軌道の集合を段階的に拡大する粗大な戦略を導入する。 新たに追加されたトラジェクトリは学習可能なモジュールを使用しており、トラッキングネットワークとともにエンドツーエンドでトレーニングされている。
  論文  参考訳（メタデータ） (2025-08-02T03:15:47Z)
• Linear-Time User-Level DP-SCO via Robust Statistics [55.350093142673316]
  ユーザレベルの差分プライベート凸最適化(DP-SCO)は、マシンラーニングアプリケーションにおけるユーザのプライバシ保護の重要性から、大きな注目を集めている。 微分プライベート勾配勾配(DP-SGD)に基づくような現在の手法は、しばしば高雑音蓄積と準最適利用に苦しむ。 これらの課題を克服するために、ロバストな統計、特に中央値とトリミング平均を利用する新しい線形時間アルゴリズムを導入する。
  論文  参考訳（メタデータ） (2025-02-13T02:05:45Z)
• Exploring Dynamic Transformer for Efficient Object Tracking [58.120191254379854]
  効率的なトラッキングのための動的トランスフォーマーフレームワークであるDyTrackを提案する。 DyTrackは、様々な入力に対して適切な推論ルートを設定することを学習し、利用可能な計算予算をより活用する。 複数のベンチマークの実験では、DyTrackは単一のモデルで有望な速度精度のトレードオフを実現している。
  論文  参考訳（メタデータ） (2024-03-26T12:31:58Z)
• Understanding the Potential of FPGA-Based Spatial Acceleration for Large Language Model Inference [11.614722231006695]
  数十億のパラメータを誇った大規模言語モデル(LLM)は、推論ワークロードの効率的なデプロイに対する大きな需要を生み出している。 本稿では,FPGA上でのLLM推論におけるモデル固有空間加速度の実現可能性と可能性について検討する。
  論文  参考訳（メタデータ） (2023-12-23T04:27:06Z)
• A Privacy-Preserving Trajectory Synthesis Method Based on Vector Translation Invariance Supporting Traffic Constraints [5.178920172140948]
  本稿では,トラジェクトリ間の関係に基づく集約クエリを提案し,既存の手法と比較してデータの有用性を大幅に向上させることができる。 提案手法が提案するトラジェクトリは有効性が高く,理論解析により安全かつ信頼性が高いことが示された。
  論文  参考訳（メタデータ） (2023-10-08T09:35:36Z)
• LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy Physics [45.666822327616046]
  本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。 LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
  論文  参考訳（メタデータ） (2022-09-28T12:55:35Z)
• STMTrack: Template-free Visual Tracking with Space-time Memory Networks [42.06375415765325]
  テンプレート更新機構を持つ既存のトラッカーは、競争性能を達成するために、時間を要する数値最適化と複雑な手設計戦略に依存している。 本稿では,ターゲットに関する歴史的情報を十分に活用することのできる,時空メモリネットワーク上に構築した新しいトラッキングフレームワークを提案する。 具体的には、ターゲットの履歴情報を記憶して、トラッカーを現在のフレーム内の最も情報性の高い領域に集中させる新しい記憶機構を導入する。
  論文  参考訳（メタデータ） (2021-04-01T08:10:56Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。