論文の概要: Deterministic Random Bit Generators Based on Ascon for Embedded Systems

• arxiv url: http://arxiv.org/abs/2512.02082v1
• Date: Mon, 01 Dec 2025 02:09:45 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-12-03 21:04:45.56076
• Title: Deterministic Random Bit Generators Based on Ascon for Embedded Systems
• Title（参考訳）: 組込みシステムのためのアスコンに基づく決定論的ランダムビット発生器
• Authors: Abel C. H. Chen,
• Abstract要約: 本研究は、DRBG標準を改訂し、3つのAscon駆動型構造を提案する。 提案手法は既存のDRBG実装と比較して計算効率の向上とメモリ使用量の削減を実現している。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: As the Deterministic Random Bit Generator (DRBG) serves as a fundamental component in random number generation and cryptographic applications, its performance and security are particularly critical in resource-constrained embedded systems, where memory capacity and computational efficiency are limited. Establishing a high-performance and secure DRBG is therefore an important issue for embedded system design. Furthermore, the National Institute of Standards and Technology (NIST) established the Ascon lightweight cryptographic standard in August 2025, which is suitable for use in resource-limited embedded environments. Therefore, this study revises the DRBG standard and proposes three Ascon-driven constructions: the Ascon-Driven Hash-Based DRBG, the Ascon-Driven keyed-Hash Message Authentication Code (HMAC) DRBG, and the Ascon-Driven Counter-mode (CTR) DRBG. In the experiments, these methods are implemented on a Raspberry Pi platform. The experimental results demonstrate that the proposed approaches achieve higher computational efficiency and lower memory usage compared with existing DRBG implementations, making them suitable for deployment in embedded systems.
• Abstract（参考訳）: 決定論的ランダムビットジェネレータ(DRBG)は乱数生成および暗号アプリケーションの基本コンポーネントとして機能するので、その性能とセキュリティは特にメモリ容量と計算効率が制限されるリソース制約の組込みシステムにおいて重要である。 したがって、高性能でセキュアなDRBGを構築することは、組み込みシステム設計において重要な問題である。 さらに、国立標準技術研究所(NIST)は2025年8月にAsconの軽量暗号規格を制定した。 そこで本研究では、DRBG標準を改訂し、Ascon-Driven Hash-Based DRBG、Ascon-Driven Keyed-Hash Message Authentication Code (HMAC) DRBG、Ascon-Driven Counter-mode (CTR) DRBGの3つのAscon-Driven Hash-Based DRBGを提案する。 実験では、これらのメソッドはRaspberry Piプラットフォーム上で実装されている。 実験により,提案手法は既存のDRBG実装と比較して計算効率の向上とメモリ使用量の削減を実現し,組込みシステムへの展開に適していることが示された。

関連論文リスト

• eFPE: Design, Implementation, and Evaluation of a Lightweight Format-Preserving Encryption Algorithm for Embedded Systems [0.0]
  eFPEは8ラウンドのFeistel暗号であり、このドメイン用に特別に設計された "novel lightweight Pseudorandom Function (PRF)" を備えている。 eFPEは、任意の長さの十進文字列をパディングや複雑な変換なしで直接暗号化し、標準的な前提の下でIND-CCA2セキュリティを目指している。 eFPEは、データフォーマットの整合性、リソースフットプリントの最小化、運用遅延の低減が最重要である金融端末、医療センサ、産業用IoTデバイスなどのアプリケーションに適している。
  論文  参考訳（メタデータ） (2025-11-15T14:00:23Z)
• EIM-TRNG: Obfuscating Deep Neural Network Weights with Encoding-in-Memory True Random Number Generator via RowHammer [8.544950313051402]
  True Random Number Generators (TRNG) は、ハードウェアセキュリティ、暗号システム、データ保護において基本的な役割を果たす。 本研究では,DRAM細胞の挙動に固有の物理的ランダム性を利用する新しいTRNGであるEIM-TRNGを提案する。 本稿では,RowHammer操作によって生成される予測不可能なビットフリップを,信頼性のあるエントロピーソースとして利用できることを示す。
  論文  参考訳（メタデータ） (2025-07-03T00:01:33Z)
• Efficient Approximate Degenerate Ordered Statistics Decoding for Quantum Codes via Reliable Subset Reduction [5.625796693054094]
  我々は、近似縮退復号法の概念を導入し、順序付き統計復号法(OSD)と統合する。 コードキャパシティノイズモデルにおけるOSD効率を大幅に向上するADOSDアルゴリズムを提案する。
  論文  参考訳（メタデータ） (2024-12-30T17:45:08Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• Binarized Spectral Compressive Imaging [59.18636040850608]
  ハイパースペクトル画像(HSI)再構成のための既存のディープラーニングモデルは、優れた性能を実現するが、膨大なメモリと計算資源を持つ強力なハードウェアを必要とする。 本稿では,BiSRNet(Biarized Spectral-Redistribution Network)を提案する。 BiSRNetは,提案手法を用いてベースモデルのバイナライズを行う。
  論文  参考訳（メタデータ） (2023-05-17T15:36:08Z)
• Deep Learning-Based Rate-Splitting Multiple Access for Reconfigurable Intelligent Surface-Aided Tera-Hertz Massive MIMO [56.022764337221325]
  再構成可能なインテリジェントサーフェス(RIS)は,Tera-Hertz大規模マルチインプットマルチアウトプット(MIMO)通信システムのサービスカバレッジを大幅に向上させることができる。 しかし、パイロットとフィードバック信号のオーバーヘッドが限定された正確な高次元チャネル状態情報(CSI)を得ることは困難である。 本稿では、RIS支援Tera-Hertzマルチユーザアクセスシステムのための、ディープラーニング(DL)に基づくレート分割多重アクセス方式を提案する。
  論文  参考訳（メタデータ） (2022-09-18T03:07:37Z)
• Toward A Formalized Approach for Spike Sorting Algorithms and Hardware Evaluation [2.0738462952016232]
  スパイクソートアルゴリズムは、神経細胞の細胞外記録を単ユニットスパイク活動に分離するために用いられる。 我々は、標準化された基準のセットと、SSOER(Synthetic Simulations of Extracellular Recordings)と題する、公開可能な合成データセットを定式化する。 このシステムは、約10.72mWを消費し、22nm FDSOI補体金属-酸化物-半導体(CMOS)プロセスにおいて、0.66mm$2$の面積を占める。
  論文  参考訳（メタデータ） (2022-05-13T08:42:18Z)
• Integrate Lattice-Free MMI into End-to-End Speech Recognition [87.01137882072322]
  音声認識(ASR)研究において、識別基準はDNN-HMMシステムにおいて優れた性能を達成している。 このモチベーションにより、差別的基準の採用は、エンドツーエンド(E2E)のASRシステムの性能を高めることを約束している。 これまでの研究は、最小ベイズリスク(MBR、差別基準の一つ)をE2E ASRシステムに導入してきた。 本研究では,他の広く使われている識別基準であるLF-MMIをE2Eに統合する新しいアルゴリズムを提案する。
  論文  参考訳（メタデータ） (2022-03-29T14:32:46Z)
• ROS-Neuro Integration of Deep Convolutional Autoencoders for EEG Signal Compression in Real-time BCIs [7.9014236968712845]
  本稿では,脳波入力を効率よく圧縮できる深層畳み込みオートエンコーダに基づく新しい符号化手法を提案する。 我々は,我々のモデルをROS-Neuroノードにデプロイし,実世界のシナリオにおけるROSベースのBCIとロボットシステムの統合に適したものにする。
  論文  参考訳（メタデータ） (2020-08-31T10:58:45Z)
• RIS Enhanced Massive Non-orthogonal Multiple Access Networks: Deployment and Passive Beamforming Design [116.88396201197533]
  再構成可能なインテリジェントサーフェス(RIS)の配置と受動ビームフォーミング設計のための新しいフレームワークを提案する。 エネルギー効率を最大化するために、共同配置、位相シフト設計、および電力配分の問題を定式化する。 リアルタイムデータセットを活用することで,ユーザの遠隔交通需要を予測するために,LSTM(Long Short-term memory)ベースのエコー状態ネットワーク(ESN)アルゴリズムを提案する。 RISの展開と設計の連立問題を解くために,D3QNに基づく位置取得と位相制御アルゴリズムを提案する。
  論文  参考訳（メタデータ） (2020-01-28T14:37:38Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。