論文の概要: A Vertically Integrated Framework for Templatized Chip Design
- arxiv url: http://arxiv.org/abs/2512.10155v1
- Date: Wed, 10 Dec 2025 23:32:50 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-12-12 16:15:42.117253
- Title: A Vertically Integrated Framework for Templatized Chip Design
- Title（参考訳）: テンプレートチップ設計のための垂直統合フレームワーク
- Authors: Jeongeun Kim, Christopher Torng,
- Abstract要約: 本研究では,高レベルのオブジェクト指向ソフトウェア仕様からチップを生成する方法について検討する。
提案手法では,各ソフトウェアオブジェクトはダイの対応する領域として表現され,1対1の構造マッピングを生成する。
さらに、このようなモジュールを多数構成するためのハードウェア相互接続戦略について検討し、このオブジェクト指向設計スタイルに適したレイアウト手法を開発する。
- 参考スコア（独自算出の注目度）: 0.8461902951025544
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Developers who primarily engage with software often struggle to incorporate custom hardware into their applications, even though specialized silicon can provide substantial benefits to machine learning and AI, as well as to the application domains that they enable. This work investigates how a chip can be generated from a high-level object-oriented software specification, targeting introductory-level chip design learners with only very light performance requirements, while maintaining mental continuity between the chip layout and the software source program. In our approach, each software object is represented as a corresponding region on the die, producing a one-to-one structural mapping that preserves these familiar abstractions throughout the design flow. To support this mapping, we employ a modular construction strategy in which vertically composed IP blocks implement the behavioral protocols expressed in software. A direct syntactic translation, however, cannot meet hardware-level efficiency or communication constraints. For this reason, we leverage formal type systems based on sequences that check whether interactions between hardware modules adhere to the communication patterns described in the software model. We further examine hardware interconnect strategies for composing many such modules and develop layout techniques suited to this object-aligned design style. Together, these contributions preserve mental continuity from software to chip design for new learners and enables practical layout generation, ultimately reducing the expertise required for software developers to participate in chip creation.
- Abstract（参考訳）: ソフトウェアに主に携わる開発者は、カスタムハードウェアをアプリケーションに組み込むのに苦労することが多い。
本研究は,チップレイアウトとソフトウェア・ソース・プログラムの精神的な連続性を維持しつつ,非常に軽量な性能要件しか持たない入門レベルのチップ設計学習者を対象に,高レベルのオブジェクト指向ソフトウェア仕様からチップをどのように生成するかを検討する。
提案手法では,各ソフトウェアオブジェクトはダイの対応する領域として表現され,設計フロー全体にわたって親しみやすい抽象化を保った1対1の構造マッピングを生成する。
このマッピングを支援するために,垂直に構成されたIPブロックがソフトウェアで表現される動作プロトコルを実装するモジュール構成戦略を採用した。
しかし、直接構文変換はハードウェアレベルの効率や通信の制約を満たすことができない。
そこで本研究では,ハードウェアモジュール間のインタラクションが,ソフトウェアモデルに記述された通信パターンに適合するかどうかを確認するシーケンスに基づいて,形式型システムを活用する。
さらに、このようなモジュールを多数構成するためのハードウェア相互接続戦略について検討し、このオブジェクト指向設計スタイルに適したレイアウト手法を開発する。
これらの貢献により、新しい学習者のためのソフトウェアからチップデザインへの精神的な連続性を保ち、実用的なレイアウト生成を可能にし、最終的にはソフトウェア開発者がチップ作成に参加するために必要な専門知識を減らした。
関連論文リスト
- MAHL: Multi-Agent LLM-Guided Hierarchical Chiplet Design with Adaptive Debugging [30.305211001929496]
大きな言語モデル(LLM)は2.5Dに拡張することを約束している。
LLMはフラットな設計、高い検証コスト、不正確なパラメータ最適化といった課題に直面している。
階層型LLMベースのチップレット設計生成フレームワークであるMAHLを提案する。
論文 参考訳（メタデータ） (2025-08-08T05:47:31Z) - QiMeng: Fully Automated Hardware and Software Design for Processor Chip [34.753440793174626]
プロセッサチップの完全自動ハードウェアおよびソフトウェア設計のための新しいシステムであるQiMengを提案する。
下位層では,アーキテクチャ,トレーニング,推論において新しい設計を取り入れた,ドメイン固有の大規模プロセッサチップモデル(LPCM)を構築している。
中間層では,LPCMの知識表現と推論機能を活用し,ハードウェア設計エージェントとソフトウェア設計エージェントを開発した。
論文 参考訳（メタデータ） (2025-06-05T13:17:50Z) - Designing and Implementing a Generator Framework for a SIMD Abstraction Library [53.84310825081338]
SIMD抽象化ライブラリを生成するための新しいエンドツーエンドフレームワークであるTSLGenを提案する。
私たちのフレームワークは既存のライブラリに匹敵するもので、同じパフォーマンスを実現しています。
論文 参考訳（メタデータ） (2024-07-26T13:25:38Z) - Skills Composition Framework for Reconfigurable Cyber-Physical Production Modules [44.99833362998488]
本稿では、スキルベースの再構成可能なサイバー物理生産モジュールにおけるスキルの構成と実行のためのフレームワークを提案する。
分散ビヘイビアツリー(BT)に基づいており、低レベルのデバイス固有のコードとAIベースのタスク指向フレームワークとの良好な統合を提供する。
論文 参考訳（メタデータ） (2024-05-22T12:56:05Z) - CARLOS: An Open, Modular, and Scalable Simulation Framework for the Development and Testing of Software for C-ITS [0.0]
CARLOS - C-ITSにおけるソフトウェアの開発とテストのためのオープンでモジュール化されたスケーラブルなシミュレーションフレームワークを提案する。
このフレームワークの中核となるビルディングブロックを提供し、コミュニティによってどのように利用され、拡張されるかを説明します。
本稿では、重要な設計原則を説明し、3つの主要なユースケースを示すことによって、アーキテクチャのモチベーションを高める。
論文 参考訳（メタデータ） (2024-04-02T10:48:36Z) - ChatDev: Communicative Agents for Software Development [84.90400377131962]
ChatDevはチャットを利用したソフトウェア開発フレームワークで、特別なエージェントがコミュニケーション方法についてガイドされる。
これらのエージェントは、統一された言語ベースのコミュニケーションを通じて、設計、コーディング、テストフェーズに積極的に貢献する。
論文 参考訳（メタデータ） (2023-07-16T02:11:34Z) - Software-Hardware Co-Optimization for Computational Chemistry on
Superconducting Quantum Processors [4.084801767163807]
アプリケーション、コンパイラ、ハードウェアを共同設計することで、重要な新しい最適化が発見できることを示す。
パウリ文字列を利用して、プログラムサイズを最小限の精度で圧縮できる重要なプログラムコンポーネントを識別する。
また、Pauli文字列シミュレーション回路の構造を利用して、新しいハードウェアアーキテクチャとコンパイラを調整し、実行オーバーヘッドを最大99%削減する。
論文 参考訳（メタデータ） (2021-05-15T03:45:26Z) - Learned Hardware/Software Co-Design of Neural Accelerators [20.929918108940093]
ディープラーニングソフトウェアスタックとハードウェアアクセラレータは多様で広大な。
以前の作業では、ハードウェアアーキテクチャとは別途ソフトウェア最適化を検討し、検索スペースを効果的に削減した。
本稿では,ハードウェア/ソフトウェアの共同設計として,共同設計空間における望ましい点を自動的に識別することを目的としている。
論文 参考訳（メタデータ） (2020-10-05T15:12:52Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。