論文の概要: HLS4PC: A Parametrizable Framework For Accelerating Point-Based 3D Point Cloud Models on FPGA

• arxiv url: http://arxiv.org/abs/2512.22139v1
• Date: Thu, 11 Dec 2025 17:09:12 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-01-04 08:45:17.06262
• Title: HLS4PC: A Parametrizable Framework For Accelerating Point-Based 3D Point Cloud Models on FPGA
• Title（参考訳）: HLS4PC:FPGA上のポイントベース3Dポイントクラウドモデルの高速化のための並列化可能なフレームワーク
• Authors: Amur Saqib Pal, Muhammad Mohsin Ghaffar, Faisal Shafait, Christian Weis, Norbert Wehn,
• Abstract要約: 3Dポイントクラウドモデルは、分類/分離のためのNN層と共に計算とメモリ集約マッピング機能を実行する。 PointMLP-Liteは、ModelNet40の精度がわずか2%の4倍の複雑なバージョンである。 実装はGPUとCPUと比較して2.3倍,22倍高いスループットを実現している。
• 参考スコア（独自算出の注目度）: 2.762332196350206
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Point-based 3D point cloud models employ computation and memory intensive mapping functions alongside NN layers for classification/segmentation, and are executed on server-grade GPUs. The sparse, and unstructured nature of 3D point cloud data leads to high memory and computational demand, hindering real-time performance in safety critical applications due to GPU under-utilization. To address this challenge, we present HLS4PC, a parameterizable HLS framework for FPGA acceleration. Our approach leverages FPGA parallelization and algorithmic optimizations to enable efficient fixed-point implementations of both mapping and NN functions. We explore several hardware-aware compression techniques on a state-of-the-art PointMLP-Elite model, including replacing FPS with URS, parameter quantization, layer fusion, and input-points pruning, yielding PointMLP-Lite, a 4x less complex variant with only 2% accuracy drop on ModelNet40. Secondly, we demonstrate that the FPGA acceleration of the PointMLP-Lite results in 3.56x higher throughput than previous works. Furthermore, our implementation achieves 2.3x and 22x higher throughput compared to the GPU and CPU implementations, respectively.
• Abstract（参考訳）: ポイントベースの3Dポイントクラウドモデルは、NN層と共に計算とメモリ集約マッピング機能を使用し、分類/分類を行い、サーバグレードのGPU上で実行される。 3Dポイントクラウドデータのスパースで非構造的な性質は、高いメモリと計算要求をもたらし、GPUのアンダーユース化による安全クリティカルなアプリケーションのリアルタイムパフォーマンスを妨げる。 この課題に対処するため,FPGAアクセラレーションのためのパラメータ化可能なHLSフレームワークであるHLS4PCを提案する。 提案手法はFPGA並列化とアルゴリズム最適化を利用して,マッピングとNN関数の両方の効率的な固定点実装を実現する。 現状のPointMLP-Eliteモデル上で,FPSをURS,パラメータ量子化,層融合,入射点プルーニングに置き換え,モデルNet40の精度がわずか2%の4倍の複雑なPointMLP-Liteを出力する,ハードウェア対応圧縮技術について検討する。 次に,PointMLP-LiteのFPGAアクセラレーションにより,従来よりも3.56倍のスループットが得られることを示す。 さらに,GPUやCPUと比較して2.3倍,22倍のスループットを実現している。

関連論文リスト

• PointODE: Lightweight Point Cloud Learning with Neural Ordinary Differential Equations on Edge [0.8403582577557918]
  本稿では,残差接続を持つブロックの連続的スタックに基づいて,ポイントクラウド特徴抽出のためのパラメータ効率のよいアーキテクチャを提案する。 PointODEは、合成データセットと実世界のデータセットの両方の最先端モデルと競合する精度を示す。
  論文  参考訳（メタデータ） (2025-05-31T07:34:54Z)
• Understanding the Potential of FPGA-Based Spatial Acceleration for Large Language Model Inference [11.614722231006695]
  数十億のパラメータを誇った大規模言語モデル(LLM)は、推論ワークロードの効率的なデプロイに対する大きな需要を生み出している。 本稿では,FPGA上でのLLM推論におけるモデル固有空間加速度の実現可能性と可能性について検討する。
  論文  参考訳（メタデータ） (2023-12-23T04:27:06Z)
• HARFLOW3D: A Latency-Oriented 3D-CNN Accelerator Toolflow for HAR on FPGA Devices [71.45672882756001]
  本研究では,3次元畳み込みニューラルネットワークをFPGAにマッピングするための,新しいストリーミングアーキテクチャベースのツールフローを提案する。 HARFLOW3Dツールフローは、ONNXフォーマットで3D CNNを入力し、FPGAの特性を記述する。 ツールフローが幅広いモデルやデバイスをサポートする能力は、様々な3D CNNとFPGAシステムペアに関する数多くの実験を通して示される。
  論文  参考訳（メタデータ） (2023-03-30T08:25:27Z)
• Optimization of FPGA-based CNN Accelerators Using Metaheuristics [1.854931308524932]
  畳み込みニューラルネットワーク(CNN)は、多くの分野における問題解決能力を実証している。 FPGAはCNN推論を加速する関心が高まっている。 FPGAベースのCNNアクセラレータの現在のトレンドは、複数の畳み込み層プロセッサ(CLP)を実装することである。
  論文  参考訳（メタデータ） (2022-09-22T18:57:49Z)
• SPEC2: SPECtral SParsE CNN Accelerator on FPGAs [31.31419913907224]
  我々は、スペクトルCNNを練習し、加速する最初の研究であるSPEC2を提案する。 スパースカーネルへの効率的なランダムアクセスが可能なFPGA上に最適化されたパイプラインアーキテクチャを設計する。 得られたアクセラレータは、VGG16の最先端FPGA実装と比較して最大24倍のスループットを実現している。
  論文  参考訳（メタデータ） (2019-10-16T23:30:22Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。