論文の概要: TranSC: Hardware-Aware Design of Transcendental Functions Using Stochastic Logic

• arxiv url: http://arxiv.org/abs/2601.07172v1
• Date: Mon, 12 Jan 2026 03:33:21 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-03-23 08:17:40.73596
• Title: TranSC: Hardware-Aware Design of Transcendental Functions Using Stochastic Logic
• Title（参考訳）: TranSC:確率論理を用いた超越関数のハードウェア・アウェア設計
• Authors: Mehran Moghadam, Sercan Aygun, M. Hassan Najafi,
• Abstract要約: 本研究では,超越関数の軽量かつ正確な実装に計算(SC)を利用する新しいアプローチであるTranSCを紹介する。 我々は,三角関数,双曲関数,アクティベーション関数など,様々な関数型に関する広範な実験を通じてアプローチを検証する。 提案手法は, 最先端のソリューションと比較して, MSEを最大98%削減する。
• 参考スコア（独自算出の注目度）: 1.46816907873101
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: The hardware-friendly implementation of transcendental functions remains a longstanding challenge in design automation. These functions, which cannot be expressed as finite combinations of algebraic operations, pose significant complexity in digital circuit design. This study introduces a novel approach, TranSC, that utilizes stochastic computing (SC) for lightweight yet accurate implementation of transcendental functions. Building on established SC techniques, our method explores alternative random sources-specifically, quasi-random Van der Corput low-discrepancy (LD) sequences-instead of conventional pseudo-randomness. This shift enhances both the accuracy and efficiency of SC-based computations. We validate our approach through extensive experiments on various function types, including trigonometric, hyperbolic, and activation functions. The proposed design approach significantly reduces MSE by up to 98% compared to the state-of-the-art solutions while reducing hardware area, power consumption, and energy usage by 33%, 72%, and 64%, respectively.
• Abstract（参考訳）: ハードウェアフレンドリーな超越関数の実装は、設計自動化における長年にわたる課題である。 これらの関数は代数演算の有限結合として表現できないが、デジタル回路設計においてかなり複雑である。 本研究では,超越関数の軽量かつ正確な実装に確率計算(SC)を利用する新しいアプローチであるTranSCを紹介する。 確立されたSC手法に基づいて,従来の擬似ランダム性に代えて,擬似ランダム性ではなく,擬似ランダム性(擬似ランダム性,擬似ランダム性,擬似ランダム性)を探索する。 このシフトにより、SCベースの計算の精度と効率が向上する。 我々は,三角関数,双曲関数,アクティベーション関数など,様々な関数型に関する広範な実験を通じてアプローチを検証する。 提案手法は, ハードウェア面積, 消費電力, エネルギー使用量をそれぞれ33%, 72%, 64%削減しながら, 最先端ソリューションと比較して, MSEを最大98%削減する。

関連論文リスト

• Weights to Code: Extracting Interpretable Algorithms from the Discrete Transformer [65.38883376379812]
  本稿では,連続表現と離散記号論理のギャップを埋めるアーキテクチャである離散変換器を提案する。 実証的には、Discrete TransformerはRNNベースのベースラインに匹敵するパフォーマンスを達成するだけでなく、連続的な変数ドメインへの解釈可能性を大幅に拡張する。
  論文  参考訳（メタデータ） (2026-01-09T12:49:41Z)
• CNOT Oriented Synthesis for Small-Scale Boolean Functions Using Spatial Structures of Parallelotopes [2.5255874956844933]
  Noisy Intermediate-Scale Quantum (NISQ) 時代において、量子回路のスケーラビリティはゲートの忠実度と量子ビット数によって制限されている。 小型ブール関数に適した新しい合成法である空間構造に基づくハイパーキューブ低減法(SSHR)を提案する。 提案手法は,CNOTゲート数の56%と81%の削減を実現した。
  論文  参考訳（メタデータ） (2025-09-02T03:17:22Z)
• GENIAL: Generative Design Space Exploration via Network Inversion for Low Power Algorithmic Logic Units [4.148469311862123]
  本稿では,算術単位の自動生成と最適化のための機械学習ベースのフレームワークを提案する。 ジェネリックの中核はトランスフォーマーベースのサロゲートモデルであり、2つの段階で訓練されている。 大規模なデータセットの実験では、ジェネリックは他の方法よりも一貫してサンプリング効率が高いことが示されている。
  論文  参考訳（メタデータ） (2025-07-25T06:34:59Z)
• Perturbation-efficient Zeroth-order Optimization for Hardware-friendly On-device Training [48.91359197313493]
  Zeroth-order(ZO)最適化は、計算の単純さとメモリ節約を提供する、新たなディープニューラルネットワーク(DNN)トレーニングパラダイムである。 ZOは相当数のガウス乱数を生成する必要があり、これはかなりの困難を伴い、FPGAやASICのようなハードウェアプラットフォームでは利用できない。 乱数生成の需要を大幅に削減する摂動効率のZOフレームワークであるPeZOを提案する。 実験の結果,PeZO は乱数生成に必要な LUT と FF を 48.6% と 12.7% に削減し,最大 86% の消費電力を削減できることがわかった。
  論文  参考訳（メタデータ） (2025-04-28T23:58:07Z)
• Improved Data Encoding for Emerging Computing Paradigms: From Stochastic to Hyperdimensional Computing [1.523100574874007]
  本研究は、ハードウェアフレンドリーな低分散性(LD)シークエンスを利用する高度な符号化戦略を提案する。 提案手法は,ランダム性に関わる課題に対処することにより,SCとHDCシステムの精度と効率を大幅に向上させる。 我々のソリューションは、リソース制約のある環境でSCとHDCを統合するための堅牢なフレームワークを提供し、効率的でスケーラブルなAI実装の道を開いた。
  論文  参考訳（メタデータ） (2025-01-06T02:07:49Z)
• A Fully Hardware Implemented Accelerator Design in ReRAM Analog Computing without ADCs [5.6496088684920345]
  ReRAMベースのアクセラレータは、アナログ・コンピューティング・イン・メモリ(CiM)を介してニューラルネットワークを処理し、超高エネルギー効率を実現する。 本研究では、交叉二項化ニューロンを持つニューラルネットワークのSigmoidおよびSoftMaxアクティベーション機能のハードウェア実装について検討する。 本稿では、推論二項化ニューロンを活用することにより、ニューラルネットワークの計算を高速化する完全なReRAMベースのアナログコンピューティング加速器(RACA)を提案する。
  論文  参考訳（メタデータ） (2024-12-27T09:38:19Z)
• Kolmogorov-Arnold Transformer [72.88137795439407]
  Kolmogorov-Arnold Transformer(KAT)は,階層をKAN(Kolmogorov-Arnold Network)層に置き換える新しいアーキテクチャである。 C1)基本関数,(C2)非効率,(C3)重みの3つの主要な課題を特定する。 これらの設計により、KATは従来のトランスフォーマーよりも優れている。
  論文  参考訳（メタデータ） (2024-09-16T17:54:51Z)
• Transforming Image Super-Resolution: A ConvFormer-based Efficient Approach [58.57026686186709]
  本稿では, Convolutional Transformer Layer (ConvFormer) を導入し, ConvFormer-based Super-Resolution Network (CFSR) を提案する。 CFSRは畳み込みベースのアプローチとトランスフォーマーベースのアプローチの両方の利点を継承する。 CFSRは計算コストと性能のバランスが最適であることを示す実験である。
  論文  参考訳（メタデータ） (2024-01-11T03:08:00Z)
• ADC/DAC-Free Analog Acceleration of Deep Neural Networks with Frequency Transformation [2.7488316163114823]
  本稿では,アナログ領域の周波数ベーステンソル変換を用いた周波数領域ニューラルネットワークのエネルギー効率向上手法を提案する。 提案手法は,変換行列のトレーニング可能なパラメータを不要にすることで,よりコンパクトなセルを実現する。 16$times$16のクロスバーで8ビット入力処理を行い,Watt当たりの1602テラ演算のエネルギー効率を実現する。
  論文  参考訳（メタデータ） (2023-09-04T19:19:39Z)
• D4FT: A Deep Learning Approach to Kohn-Sham Density Functional Theory [79.50644650795012]
  コーンシャム密度汎関数論(KS-DFT)を解くための深層学習手法を提案する。 このような手法はSCF法と同じ表現性を持つが,計算複雑性は低下する。 さらに,本手法により,より複雑なニューラルベース波動関数の探索が可能となった。
  論文  参考訳（メタデータ） (2023-03-01T10:38:10Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。