論文の概要: A Folded Surface Code Architecture for 2D Quantum Hardware
- arxiv url: http://arxiv.org/abs/2601.19823v1
- Date: Tue, 27 Jan 2026 17:29:16 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-01-28 15:26:51.417672
- Title: A Folded Surface Code Architecture for 2D Quantum Hardware
- Title（参考訳）: 2次元量子ハードウェアのための曲面コードアーキテクチャ
- Authors: Zhu Sun, Zhenyu Cai,
- Abstract要約: 量子コンピューティングプラットフォームをスケールする上で、クビットシャットリングは必須の要素となっている。
厳密な2次元デバイス上での効率的な3次元接続を実現するために,短距離シャットリングを用いたスケーラブルなアーキテクチャを提案する。
このアーキテクチャは、従来の表面符号格子手術では$mathcalO(d)$から一定時間まで、全ての単一量子ビット論理クリフォードゲートと論理的CNOTのランタイムを減少させることを示す。
- 参考スコア（独自算出の注目度）: 5.881921610566565
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Qubit shuttling has become an indispensable ingredient for scaling leading quantum computing platforms, including semiconductor spin, neutral-atom, and trapped-ion qubits, enabling both crosstalk reduction and tighter integration of control hardware. Cai et al. (2023) proposed a scalable architecture that employs short-range shuttling to realize effective three-dimensional connectivity on a strictly two-dimensional device. Building on recent advances in quantum error correction, we show that this architecture enables the native implementation of folded surface codes on 2D hardware, reducing the runtime of all single-qubit logical Clifford gates and logical CNOTs within subsets of qubits from $\mathcal{O}(d)$ in conventional surface code lattice surgery to constant time. We present explicit protocols for these operations and demonstrate that access to a transversal $S$ gate reduces the spacetime volume of 8T-to-CCZ magic-state distillation by more than an order of magnitude compared with standard 2D lattice surgery approaches. Finally, we introduce a new "virtual-stack" layout that more efficiently exploits the quasi-three-dimensional structure of the architecture, enabling efficient multilayer routing on these two-dimensional devices.
- Abstract（参考訳）: 量子ビットのシャットリングは、半導体スピン、中性原子、閉じ込められたイオン量子ビットを含む主要な量子コンピューティングプラットフォームをスケールするのに欠かせない要素となり、クロストークの低減と制御ハードウェアのより緊密な統合を可能にする。
Cai et al (2023) は、厳密な2次元デバイス上で効果的な3次元接続を実現するために、短距離シャットリングを利用するスケーラブルなアーキテクチャを提案した。
量子誤り訂正の最近の進歩に基づき、このアーキテクチャは2次元ハードウェア上で折り畳まれた曲面コードのネイティブ実装を可能にし、従来の曲面格子手術では$\mathcal{O}(d)$から$\mathcal{O}(d)$までのキュービットのサブセット内の全ての単一量子ビット論理クリフォードゲートと論理CNOTのランタイムを一定時間に短縮することを示した。
我々は,これらの操作の明示的なプロトコルを提示し,標準的な2次元格子手術法と比較して,8T-CCZ間実時間蒸留の時空体積を1桁以上削減することを示す。
最後に、アーキテクチャの準三次元構造をより効率的に活用し、これらの2次元デバイス上で効率的な多層ルーティングを実現する「仮想スタック」レイアウトを導入する。
関連論文リスト
- Exploiting Movable Logical Qubits for Lattice Surgery Compilation [43.290156259065554]
我々は,論理格子手術CNOTゲートにおいて,移動可能な論理量子ビットをテレポーテーションにより利用することによって,パラダイムシフトを導入する。
数値シミュレーションにより,提案手法は経路回路の深さを大幅に低減できることが示された。
当社のメソッドのオープンソース実装はGitHubで公開されている。
論文 参考訳（メタデータ） (2025-12-03T19:00:04Z) - Ion-Trap Chip Architecture Optimized for Implementation of Quantum Error-Correcting Code [5.89889361990138]
ゲートと非トランジショナル操作の両方を効率的に実行するための新しいイオントラップ最適化アーキテクチャを提案する。
非横断ゲートとシンドローム抽出の領域を区別することにより、チップレイアウトはイオン遮断を最小化し、物理実装を単純化する。
論文 参考訳（メタデータ） (2025-01-25T12:49:07Z) - A 2x2 quantum dot array in silicon with fully tuneable pairwise interdot coupling [29.539407433267254]
本報告では, 隣接するすべての点間の相互結合が可変な2次元シリコン金属酸化物半導体(MOS)量子ドットについて述べる。
この装置は4.2Kで特徴付けられ、二重ドットと三重ドットの構成の形成と分離を実証する。
論文 参考訳（メタデータ） (2024-11-21T06:46:15Z) - BDC-Occ: Binarized Deep Convolution Unit For Binarized Occupancy Network [55.21288428359509]
既存の3D占有ネットワークは重要なハードウェアリソースを必要としており、エッジデバイスの配備を妨げている。
本稿では,バイナライズド・ディープ・コンボリューション(BDC)ユニットを提案し,バイナライズド・ディープ・コンボリューション・レイヤの数を増やしつつ性能を効果的に向上させる。
我々のBDC-Occモデルは既存の3D占有ネットワークをバイナライズするために提案したBDCユニットを適用して作成する。
論文 参考訳（メタデータ） (2024-05-27T10:44:05Z) - Towards early fault tolerance on a 2$\times$N array of qubits equipped with shuttling [0.0]
局所的に相互作用する量子ビットの2次元グリッドは、フォールトトレラント量子コンピューティングのための有望なプラットフォームである。
本稿では,そのような制約のあるアーキテクチャも耐障害性をサポートすることを示す。
エラー訂正が可能であることを実証し、このプラットフォームに自然に適合するコードのクラスを特定する。
論文 参考訳（メタデータ） (2024-02-19T23:31:55Z) - Comparative study of quantum error correction strategies for the heavy-hexagonal lattice [41.94295877935867]
トポロジカル量子誤差補正は、量子コンピュータのスケーリングロードマップにおけるマイルストーンである。
四角い格子面のコードは、この問題に対処するための作業場となっている。
しかし、一部のプラットフォームではゲートエラーを最小限に抑えるために接続性はさらに低く保たれている。
論文 参考訳（メタデータ） (2024-02-03T15:28:27Z) - An Architecture for Improved Surface Code Connectivity in Neutral Atoms [3.3186866268167146]
我々は、中性原子配列からなる量子コンピュータに対処し、ハードウェアの物理的接続をより高い論理接続に変換する表面コードアーキテクチャを設計する。
通常の格子手術と比較すると、これは量子ビット全体のフットプリントと実行時間を削減し、小型のQEC回路に必要な時空オーバーヘッドを低減させる。
本稿では, 物理原子移動方式を用いて, 近接する葉柄群における量子ビット間の全接続を可能とし, 大規模回路に対して高い接続ルーティング空間を創出する, 層間格子手術を提案する。
論文 参考訳（メタデータ） (2023-09-24T00:10:47Z) - Optimizing quantum gates towards the scale of logical qubits [78.55133994211627]
量子ゲート理論の基本的な前提は、量子ゲートはフォールトトレランスの誤差閾値を超えることなく、大きなプロセッサにスケールできるということである。
ここでは、このような問題を克服できる戦略について報告する。
我々は、68個の周波数可変ビットの周波数軌跡をコレオグラフィーして、超伝導エラー中に単一量子ビットを実行することを示した。
論文 参考訳（メタデータ） (2023-08-04T13:39:46Z) - Quantum Gate Optimization for Rydberg Architectures in the Weak-Coupling
Limit [55.05109484230879]
我々は,Rydberg tweezerシステムにおける2ビットゲートの機械学習支援設計を実演する。
我々は,高忠実度CNOTゲートを実装した最適パルス列を生成する。
単一量子ビット演算の局所的な制御は、原子列上で量子計算を行うのに十分であることを示す。
論文 参考訳（メタデータ） (2023-06-14T18:24:51Z) - Universal qudit gate synthesis for transmons [44.22241766275732]
超伝導量子プロセッサを設計する。
本稿では,2量子共振共振ゲートを備えたユニバーサルゲートセットを提案する。
ノイズの多い量子ハードウェアのための$rm SU(16)$ゲートの合成を数値的に実証する。
論文 参考訳（メタデータ） (2022-12-08T18:59:53Z) - Looped Pipelines Enabling Effective 3D Qubit Lattices in a Strictly 2D Device [0.0]
厳密な2次元デバイスを動作させながら、3次元格子の利点の多くを得られるループパイプラインという概念を探索する。
この概念は、半導体スピン量子ビットやトラップイオン量子ビットのようなプラットフォームで確立された特徴である量子ビットシャットリングを利用する。
論文 参考訳（メタデータ） (2022-03-24T15:36:17Z) - A quantum processor based on coherent transport of entangled atom arrays [44.62475518267084]
量子プロセッサは動的で非局所的な接続を持ち、絡み合った量子ビットは高い並列性でコヒーレントに輸送されることを示す。
このアーキテクチャを用いて,クラスタ状態や7キュービットのSteane符号状態などの絡み合ったグラフ状態のプログラム生成を実現する。
論文 参考訳（メタデータ） (2021-12-07T19:00:00Z) - Realization of arbitrary doubly-controlled quantum phase gates [62.997667081978825]
本稿では,最適化問題における短期量子優位性の提案に着想を得た高忠実度ゲートセットを提案する。
3つのトランペット四重項のコヒーレントな多レベル制御を編成することにより、自然な3量子ビット計算ベースで作用する決定論的連続角量子位相ゲートの族を合成する。
論文 参考訳（メタデータ） (2021-08-03T17:49:09Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。