論文の概要: Towards early fault tolerance on a 2$\times$N array of qubits equipped with shuttling

• arxiv url: http://arxiv.org/abs/2402.12599v3
• Date: Tue, 26 Nov 2024 10:23:16 GMT
• ステータス: 翻訳完了
• システム内更新日: 2024-11-27 13:31:48.924579
• Title: Towards early fault tolerance on a 2$\times$N array of qubits equipped with shuttling
• Title（参考訳）: シャットリングを具備した2$\times$N配列の早期耐故障性に向けて
• Authors: Adam Siegel, Armands Strikis, Michael Fogarty,
• Abstract要約: 局所的に相互作用する量子ビットの2次元グリッドは、フォールトトレラント量子コンピューティングのための有望なプラットフォームである。 本稿では,そのような制約のあるアーキテクチャも耐障害性をサポートすることを示す。 エラー訂正が可能であることを実証し、このプラットフォームに自然に適合するコードのクラスを特定する。
• 参考スコア（独自算出の注目度）: 0.0
• License:
• Abstract: It is well understood that a two-dimensional grid of locally-interacting qubits is a promising platform for achieving fault tolerant quantum computing. However in the near-future, it may prove less challenging to develop lower dimensional structures. In this paper, we show that such constrained architectures can also support fault tolerance; specifically we explore a 2$\times$N array of qubits where the interactions between non-neighbouring qubits are enabled by shuttling the logical information along the rows of the array. Despite the apparent constraints of this setup, we demonstrate that error correction is possible and identify the classes of codes that are naturally suited to this platform. Focusing on silicon spin qubits as a practical example of qubits believed to meet our requirements, we provide a protocol for achieving full universal quantum computation with the surface code, while also addressing the additional constraints that are specific to a silicon spin qubit device. Through numerical simulations, we evaluate the performance of this architecture using a realistic noise model, demonstrating that both surface code and more complex qLDPC codes efficiently suppress gate and shuttling noise to a level that allows for the execution of quantum algorithms within the classically intractable regime. This work thus brings us one step closer to the execution of quantum algorithms that outperform classical machines.
• Abstract（参考訳）: 局所的に相互作用する量子ビットの2次元グリッドは、フォールトトレラント量子コンピューティングを実現するための有望なプラットフォームであるとよく理解されている。 しかし、近未来においては、低次元構造を開発することがより困難でないことが証明される。 本稿では,そのような制約付きアーキテクチャは耐故障性もサポートできることを示す。特に,非隣り合う量子ビット間の相互作用が,配列の行に沿って論理情報をシャットダウンすることで可能となる2$\times$N配列を探索する。 この設定の明らかな制約にもかかわらず、エラー訂正が可能であることを示し、このプラットフォームに自然に適合するコードのクラスを特定する。 シリコンスピン量子ビットは,我々の要求を満たすと信じられている量子ビットの実用的な例として,表面コードによる全普遍量子計算を実現するためのプロトコルを提供するとともに,シリコンスピン量子ビットデバイスに特有の追加制約に対処する。 数値シミュレーションにより,本アーキテクチャの性能を現実的な雑音モデルを用いて評価し,曲面符号とより複雑なqLDPC符号の両方がゲートおよびシャットリングノイズを効果的に抑制し,古典的に難解な状態下で量子アルゴリズムの実行を可能にすることを実証した。 この研究により、古典的マシンを上回る量子アルゴリズムの実行に一歩近づいた。

関連論文リスト

• A Fast and Adaptable Algorithm for Optimal Multi-Qubit Pathfinding in Quantum Circuit Compilation [0.0]
  この研究は、量子回路のコンパイルマッピング問題における臨界サブルーチンとして、マルチキュービットパスフィンディングに焦点を当てている。 本稿では,回路SWAPゲート深さに対して量子ハードウェア上で量子ビットを最適にナビゲートする二進整数線形計画法を用いてモデル化したアルゴリズムを提案する。 我々は、様々な量子ハードウェアレイアウトのアルゴリズムをベンチマークし、計算ランタイム、解SWAP深さ、累積SWAPゲート誤差率などの特性を評価した。
  論文  参考訳（メタデータ） (2024-05-29T05:59:15Z)
• A Quantum-Classical Collaborative Training Architecture Based on Quantum State Fidelity [50.387179833629254]
  我々は,コ・テンク (co-TenQu) と呼ばれる古典量子アーキテクチャを導入する。 Co-TenQuは古典的なディープニューラルネットワークを41.72%まで向上させる。 他の量子ベースの手法よりも1.9倍も優れており、70.59%少ない量子ビットを使用しながら、同様の精度を達成している。
  論文  参考訳（メタデータ） (2024-02-23T14:09:41Z)
• Comparative study of quantum error correction strategies for the heavy-hexagonal lattice [44.99833362998488]
  トポロジカル量子誤差補正は、量子コンピュータのスケーリングロードマップにおけるマイルストーンである。 四角い格子面のコードは、この問題に対処するための作業場となっている。 しかし、一部のプラットフォームではゲートエラーを最小限に抑えるために接続性はさらに低く保たれている。
  論文  参考訳（メタデータ） (2024-02-03T15:28:27Z)
• Optimizing quantum gates towards the scale of logical qubits [78.55133994211627]
  量子ゲート理論の基本的な前提は、量子ゲートはフォールトトレランスの誤差閾値を超えることなく、大きなプロセッサにスケールできるということである。 ここでは、このような問題を克服できる戦略について報告する。 我々は、68個の周波数可変ビットの周波数軌跡をコレオグラフィーして、超伝導エラー中に単一量子ビットを実行することを示した。
  論文  参考訳（メタデータ） (2023-08-04T13:39:46Z)
• Quantum Gate Optimization for Rydberg Architectures in the Weak-Coupling Limit [55.05109484230879]
  我々は,Rydberg tweezerシステムにおける2ビットゲートの機械学習支援設計を実演する。 我々は,高忠実度CNOTゲートを実装した最適パルス列を生成する。 単一量子ビット演算の局所的な制御は、原子列上で量子計算を行うのに十分であることを示す。
  論文  参考訳（メタデータ） (2023-06-14T18:24:51Z)
• Pipeline quantum processor architecture for silicon spin qubits [0.0]
  ノイズの多い中間スケール量子(NISQ)デバイスは、古典的なシステムに対して量子優位性を実現する。 我々は,すべての実行時制御をグローバルに適用する「キュービットパイプライン」を用いたNISQプロセッサアーキテクチャを提案する。 これは、階層化された物理構造の配列を通して量子状態の進行によって達成される。
  論文  参考訳（メタデータ） (2023-06-13T10:35:01Z)
• Hardness of braided quantum circuit optimization in the surface code [0.1759008116536278]
  大規模量子情報処理では、量子デバイスにおけるノイズの影響を軽減するために、量子エラー符号を使用する必要がある。 表面符号のような位相的誤り訂正符号は、2次元の物理量子ビット配列における局所的相互作用のみを用いて実装できるので、有望な候補である。 しかし、誤り訂正には時間的オーバーヘッド、物理量子ビットの数、物理ゲートの数も伴う。
  論文  参考訳（メタデータ） (2023-02-01T06:35:50Z)
• Deep Quantum Error Correction [73.54643419792453]
  量子誤り訂正符号(QECC)は、量子コンピューティングのポテンシャルを実現するための鍵となる要素である。 本研究では,新しいエンペンド・ツー・エンドの量子誤りデコーダを効率的に訓練する。 提案手法は,最先端の精度を実現することにより,QECCのニューラルデコーダのパワーを実証する。
  論文  参考訳（メタデータ） (2023-01-27T08:16:26Z)
• Realization of arbitrary doubly-controlled quantum phase gates [62.997667081978825]
  本稿では,最適化問題における短期量子優位性の提案に着想を得た高忠実度ゲートセットを提案する。 3つのトランペット四重項のコヒーレントな多レベル制御を編成することにより、自然な3量子ビット計算ベースで作用する決定論的連続角量子位相ゲートの族を合成する。
  論文  参考訳（メタデータ） (2021-08-03T17:49:09Z)
• Space-efficient binary optimization for variational computing [68.8204255655161]
  本研究では,トラベリングセールスマン問題に必要なキュービット数を大幅に削減できることを示す。 また、量子ビット効率と回路深さ効率のモデルを円滑に補間する符号化方式を提案する。
  論文  参考訳（メタデータ） (2020-09-15T18:17:27Z)
• 2D Qubit Placement of Quantum Circuits using LONGPATH [1.6631602844999722]
  任意の量子回路におけるSWAPゲートの数を最適化する2つのアルゴリズムが提案されている。 提案手法は1Dおよび2D NTCアーキテクチャにおけるSWAPゲート数を大幅に削減する。
  論文  参考訳（メタデータ） (2020-07-14T04:09:52Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。