論文の概要: Echo Cross Resonance gate error budgeting on a superconducting quantum processor

• arxiv url: http://arxiv.org/abs/2601.20458v1
• Date: Wed, 28 Jan 2026 10:31:35 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-01-29 15:46:06.893214
• Title: Echo Cross Resonance gate error budgeting on a superconducting quantum processor
• Title（参考訳）: 超伝導量子プロセッサにおけるエコークロス共振ゲート誤差の予算化
• Authors: Travers Ward, Russell P. Rundle, Richard Bounds, Norbert Deak, Gavin Dold, Apoorva Hegde, William Howard, Ailsa Keyser, George B. Long, Benjamin Rogers, Jonathan J. Burnett, Bryn A. Bell,
• Abstract要約: 本稿では,32量子ビットの超伝導量子コンピュータ上でのネイティブ2量子ビット演算の誤差予算化手法を提案する。 2つのキュービット演算のエラー率の平均3.7倍は、16キュービットの連鎖で示される。 それまでの性能が低かったキュービット対では、最大の改善が見られた。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: High fidelity quantum operations are key to enabling fault-tolerant quantum computation. Superconducting quantum processors have demonstrated high-fidelity operations, but on larger devices there is commonly a broad distribution of qualities, with the low-performing tail affecting near-term performance and applications. Here we present an error budgeting procedure for the native two-qubit operation on a 32-qubit superconducting-qubit-based quantum computer, the OQC Toshiko gen-1 system. We estimate the prevalence of different forms of error such as coherent error and control qubit leakage, then apply error suppression strategies based on the most significant sources of error, making use of pulse-shaping and additional compensating gates. These techniques require no additional hardware overhead and little additional calibration, making them suitable for routine adoption. An average reduction of 3.7x in error rate for two qubit operations is shown across a chain of 16 qubits, with the median error rate improving from 4.6$\%$ to 1.2$\%$ as measured by interleaved randomized benchmarking. The largest improvements are seen on previously under-performing qubit pairs, demonstrating the importance of practical error suppression in reducing the low-performing tail of gate qualities and achieving consistently good performance across a device.
• Abstract（参考訳）: 高忠実度量子演算は、フォールトトレラント量子計算を可能にする鍵となる。 超伝導量子プロセッサは高忠実性演算を実証してきたが、大規模デバイスでは一般的に、性能の低いテールが短期的な性能と応用に影響を及ぼすような、幅広い品質分布が存在する。 ここでは,32量子ビットの超伝導量子コンピュータ,OQC Toshiko gen-1システム上でのネイティブ2量子ビット演算の誤差予算化手法を提案する。 我々は、コヒーレントエラーや制御量子ビットリークなどの異なる形式のエラーの頻度を推定し、パルス整形と追加補償ゲートを用いて、最も重要なエラー源に基づくエラー抑制戦略を適用する。 これらの技術は追加のハードウェアオーバーヘッドやキャリブレーションを必要とせず、定期的な採用に適している。 2つのキュービット演算のエラー率の平均3.7倍は16キュービットの連鎖で示され、中間誤差率はインターリーブ付きランダム化ベンチマークによって測定された 4.6$\%$ から 1.2$\%$ に改善された。 それまでの低性能のキュービットペアでは最大の改善が見られ、ゲート品質の低いテールを低減し、デバイス全体で一貫して優れたパフォーマンスを達成するために、実用的なエラー抑制の重要性が示されている。

関連論文リスト

• Above 99.9% Fidelity Single-Qubit Gates, Two-Qubit Gates, and Readout in a Single Superconducting Quantum Device [58.154405222706146]
  2つのトランスモンキュービットがチューナブルカプラを介して結合された超伝導回路におけるキュービットカップラー結合強度のチューニングは、高忠実度単一および2キュービットゲートを可能にする。 我々は、平均で40hのCZゲート忠実度99.93%、同時シングルキュービットゲート忠実度99.98%、単一デバイスで99.94%以上の読み出し忠実度を達成する。
  論文  参考訳（メタデータ） (2025-08-22T14:49:47Z)
• Bias-preserving and error-detectable entangling operations in a superconducting dual-rail system [7.203444190956276]
  超伝導マイクロ波キャビティに基づくデュアルレール消去量子ビットのための新しい2量子ゲートの設計と実現を行う。 ゲートは高速(シム$500 ns)で、エラー検出後0.1%未満の残差が生じる。 制御量子ビットの少なくとも3倍の頻度で発生する低および非対称な劣化誤差を測るとともに、1ゲートあたり$sim$0.5%の低消去率を測定する。
  論文  参考訳（メタデータ） (2025-03-13T22:49:43Z)
• Low-Overhead Defect-Adaptive Surface Code with Bandage-Like Super-Stabilizers [4.146058318261507]
  欠陥格子上に表面コードを実装するための自動アダプタを導入する。 従来の手法とは異なり、このアダプタはより多くのキュービットを節約するために、新しく提案された包帯状超安定化器を利用する。 私たちの研究は、表面のコードを欠陥に適応させるという課題に対して、低オーバーヘッドで自動化されたソリューションを提示します。
  論文  参考訳（メタデータ） (2024-04-29T12:24:43Z)
• Fast Flux-Activated Leakage Reduction for Superconducting Quantum Circuits [84.60542868688235]
  量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。 パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。 繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
  論文  参考訳（メタデータ） (2023-09-13T16:21:32Z)
• Optimizing quantum gates towards the scale of logical qubits [78.55133994211627]
  量子ゲート理論の基本的な前提は、量子ゲートはフォールトトレランスの誤差閾値を超えることなく、大きなプロセッサにスケールできるということである。 ここでは、このような問題を克服できる戦略について報告する。 我々は、68個の周波数可変ビットの周波数軌跡をコレオグラフィーして、超伝導エラー中に単一量子ビットを実行することを示した。
  論文  参考訳（メタデータ） (2023-08-04T13:39:46Z)
• Exponential suppression of bit or phase flip errors with repetitive error correction [56.362599585843085]
  最先端の量子プラットフォームは通常、物理的エラーレートが10～3ドル近くである。 量子誤り訂正(QEC)は、多くの物理量子ビットに量子論理情報を分散することで、この分割を橋渡しすることを約束する。 超伝導量子ビットの2次元格子に埋め込まれた1次元繰り返し符号を実装し、ビットまたは位相フリップ誤差の指数的抑制を示す。
  論文  参考訳（メタデータ） (2021-02-11T17:11:20Z)
• High-fidelity, high-scalability two-qubit gate scheme for superconducting qubits [16.01171409402694]
  超伝導量子回路における固定周波数キュービットと可変カプラを利用する新しい2量子ゲート方式を実験的に実証した。 この方式では、制御線が少なく、クロストーク効果を低減し、校正手順を単純化するが、高忠実度99.5%の30nsで制御Zゲートを生成する。 我々の実証は、高忠実度量子演算の大規模実装の道を開くものである。
  論文  参考訳（メタデータ） (2020-06-21T17:55:28Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。