論文の概要: Crypto-RV: High-Efficiency FPGA-Based RISC-V Cryptographic Co-Processor for IoT Security

• arxiv url: http://arxiv.org/abs/2602.04415v1
• Date: Wed, 04 Feb 2026 10:48:30 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-02-05 19:45:11.487002
• Title: Crypto-RV: High-Efficiency FPGA-Based RISC-V Cryptographic Co-Processor for IoT Security
• Title（参考訳）: Crypto-RV:IoTセキュリティのための高効率FPGAベースのRISC-V暗号コプロセッサ
• Authors: Anh Kiet Pham, Van Truong Vo, Vu Trung Duong Le, Tuan Hai Vu, Hoai Luan Pham, Van Tinh Nguyen, Yasuhiko Nakashima,
• Abstract要約: 暗号化操作は、IoT、エッジコンピューティング、自律システムを保護する上で重要である。 現在のRISC-Vプラットフォームは、包括的な暗号アルゴリズムファミリやポスト量子暗号に対する効率的なハードウェアサポートを欠いている。 本稿では,SHA-256, SHA-512, SM3, SHA3-256, SHAKE-128, SHAKE-256 AES-128, HARAKA-256, RAKA-512のサポートを単一の64ビットデータパスで統一するRISC-VコプロセッサアーキテクチャであるCrypto-RVを提案する。
• 参考スコア（独自算出の注目度）: 0.7622368504990539
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Cryptographic operations are critical for securing IoT, edge computing, and autonomous systems. However, current RISC-V platforms lack efficient hardware support for comprehensive cryptographic algorithm families and post-quantum cryptography. This paper presents Crypto-RV, a RISC-V co-processor architecture that unifies support for SHA-256, SHA-512, SM3, SHA3-256, SHAKE-128, SHAKE-256 AES-128, HARAKA-256, and HARAKA-512 within a single 64-bit datapath. Crypto-RV introduces three key architectural innovations: a high-bandwidth internal buffer (128x64-bit), cryptography-specialized execution units with four-stage pipelined datapaths, and a double-buffering mechanism with adaptive scheduling optimized for large-hash. Implemented on Xilinx ZCU102 FPGA at 160 MHz with 0.851 W dynamic power, Crypto-RV achieves 165 times to 1,061 times speedup over baseline RISC-V cores, 5.8 times to 17.4 times better energy efficiency compared to powerful CPUs. The design occupies only 34,704 LUTs, 37,329 FFs, and 22 BRAMs demonstrating viability for high-performance, energy-efficient cryptographic processing in resource-constrained IoT environments.
• Abstract（参考訳）: 暗号化操作は、IoT、エッジコンピューティング、自律システムを保護する上で重要である。 しかし、現在のRISC-Vプラットフォームは、包括的な暗号アルゴリズムファミリやポスト量子暗号に対する効率的なハードウェアサポートを欠いている。 本稿では,SHA-256, SHA-512, SM3, SHA3-256, SHAKE-128, SHAKE-256 AES-128, HARAKA-256, RAKA-512のサポートを単一の64ビットデータパスで統一するRISC-VコプロセッサアーキテクチャであるCrypto-RVを提案する。 Crypto-RVは、高帯域幅の内部バッファ(128x64ビット)、4段階のパイプラインデータパスを持つ暗号特化実行ユニット、大規模ハッシュに最適化された適応的なスケジューリングを備えたダブルバッファ機構の3つの重要なアーキテクチャ革新を導入している。 Xilinx ZCU102 FPGAを 0.851 W のダイナミックパワーで160MHzで実装し、Crypto-RV はベースライン RISC-V コアの165倍から1,061倍の高速化を実現し、強力なCPUに比べて5.8倍から17.4倍エネルギー効率が向上した。 設計は34,704 LUT、37,329 FF、22 BRAMに過ぎず、リソース制約のIoT環境での高性能で省エネな暗号処理の実現可能性を示している。

関連論文リスト

• RISC-V Based TinyML Accelerator for Depthwise Separable Convolutions in Edge AI [1.1816942730023885]
  本稿では,融合画素データフローを利用したハードウェアアクセラレーションアーキテクチャを提案する。 単一の出力ピクセルを計算し、すべてのステージ展開、奥行きの畳み込み、プロジェクションバイ・ストリーミングデータにわたって完了させる。 RISC-Vコア上でのベースラインソフトウェア実行で最大59.3倍の高速化を実現している。
  論文  参考訳（メタデータ） (2025-11-26T10:01:31Z)
• Spotlight Attention: Towards Efficient LLM Generation via Non-linear Hashing-based KV Cache Retrieval [67.21678698740267]
  本研究では,クエリやキーの埋め込み分布を最適化するために,非線形ハッシュ関数を利用する新しい手法であるSpotlight Attentionを紹介する。 また、Bradley-Terryランキングに基づく損失を利用して、軽量で安定したトレーニングフレームワークを開発する。
  論文  参考訳（メタデータ） (2025-08-27T10:11:27Z)
• A Constant-Time Hardware Architecture for the CSIDH Key-Exchange Protocol [0.6597195879147555]
  本稿では,FPGAおよびASICプラットフォーム上でのCSIDHの包括的ハードウェア研究について述べる。 CSIDH-512の定時設計では、鍵発生1回あたりのクロックサイクルは1.03時間108ドルである。 180nmプロセスでのASIC実装では、設計には1.065times108$クロックサイクルが必要であり、アシトールデ180MHzの周波数を実現し、キー生成遅延は591msである。
  論文  参考訳（メタデータ） (2025-08-14T21:37:29Z)
• Toward a Lightweight, Scalable, and Parallel Secure Encryption Engine [0.0]
  SPiMEは軽量でスケーラブルでFPGA互換のSecure Processor-in-Memory Encryptionアーキテクチャである。 Advanced Encryption Standard (AES-128)を直接Processing-in-Memoryフレームワークに統合する。 持続的な暗号化スループットを25Gbps以上提供し、予測可能な低レイテンシパフォーマンスを実現している。
  論文  参考訳（メタデータ） (2025-06-18T02:25:04Z)
• WiP: Towards a Secure SECP256K1 for Crypto Wallets: Hardware Architecture and Implementation [0.9899633398596672]
  本研究は,サイドチャネルアタック耐性と効率的な資源利用に最適化されたSECP256K1のハードウェアアーキテクチャを提案する。 実装結果から,LUT使用率の平均は,類似の作業に比べて45%低下し,設計の資源効率が向上した。
  論文  参考訳（メタデータ） (2024-11-06T13:41:04Z)
• An Image is Worth 32 Tokens for Reconstruction and Generation [54.24414696392026]
  Transformer-based 1-dimensional Tokenizer (TiTok) は、画像を1D潜在シーケンスにトークン化する革新的なアプローチである。 TiTokは最先端のアプローチと競合するパフォーマンスを実現している。 我々の最高性能の変種は、DiT-XL/2 (gFID 2.13 vs. 3.04) をはるかに上回りながら、高品質なサンプルを74倍高速に生成できる。
  論文  参考訳（メタデータ） (2024-06-11T17:59:56Z)
• A Heterogeneous RISC-V based SoC for Secure Nano-UAV Navigation [40.8381466360025]
  ナノUAVは高度な計算能力を必要とする一方で、大きな電力とペイロードの制約に直面している。 9mm2200mWシステム・オン・ア・チップ(SoC)のShaheenについて紹介する。 Linux対応のRV64コアと、v1.0の承認されたハイパーバイザ拡張と、低コストで低消費電力のメモリコントローラを統合している。 同時に、汎用DSP向けに最適化されたRV32コアの完全プログラム可能なエネルギー効率と面積効率のマルチコアクラスタを統合している。
  論文  参考訳（メタデータ） (2024-01-07T16:03:47Z)
• SOCI^+: An Enhanced Toolkit for Secure OutsourcedComputation on Integers [50.608828039206365]
  本稿では,SOCIの性能を大幅に向上させるSOCI+を提案する。 SOCI+は、暗号プリミティブとして、高速な暗号化と復号化を備えた(2, 2)ホールドのPaillier暗号システムを採用している。 実験の結果,SOCI+は計算効率が最大5.4倍,通信オーバヘッドが40%少ないことがわかった。
  論文  参考訳（メタデータ） (2023-09-27T05:19:32Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。