論文の概要: AstRL: Analog and Mixed-Signal Circuit Synthesis with Deep Reinforcement Learning

• arxiv url: http://arxiv.org/abs/2602.12402v1
• Date: Thu, 12 Feb 2026 20:52:39 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-02-16 23:37:53.751096
• Title: AstRL: Analog and Mixed-Signal Circuit Synthesis with Deep Reinforcement Learning
• Title（参考訳）: AstRL: 深部強化学習を用いたアナログ・混合信号回路合成
• Authors: Felicia B. Guo, Ken T. Ho, Andrei Vladimirescu, Borivoje Nikolic,
• Abstract要約: 本研究は、グラフ生成問題として回路設計をキャストし、深部強化学習(AstRL)により駆動されるAMS合成の新しい手法を提案する。 AstRLは、シミュレータ組み込み環境において、ユーザー特定ターゲットに対して直接最適化された回路を生成し、トレーニング中に地道フィードバックを提供する。 3つの現実的な設計課題に対する実験結果は、最先端のベースラインよりも従来の設計指標を大幅に改善したことを示している。
• 参考スコア（独自算出の注目度）: 0.8633481456093186
• License: http://creativecommons.org/licenses/by-nc-sa/4.0/
• Abstract: Analog and mixed-signal (AMS) integrated circuits (ICs) lie at the core of modern computing and communications systems. However, despite the continued rise in design complexity, advances in AMS automation remain limited. This reflects the central challenge in developing a generalized optimization method applicable across diverse circuit design spaces, many of which are distinct, constrained, and non-differentiable. To address this, our work casts circuit design as a graph generation problem and introduces a novel method of AMS synthesis driven by deep reinforcement learning (AstRL). Based on a policy-gradient approach, AstRL generates circuits directly optimized for user-specified targets within a simulator-embedded environment that provides ground-truth feedback during training. Through behavioral-cloning and discriminator-based similarity rewards, our method demonstrates, for the first time, an expert-aligned paradigm for generalized circuit generation validated in simulation. Importantly, the proposed approach operates at the level of individual transistors, enabling highly expressive, fine-grained topology generation. Strong inductive biases encoded in the action space and environment further drive structurally consistent and valid generation. Experimental results for three realistic design tasks illustrate substantial improvements in conventional design metrics over state-of-the-art baselines, with 100% of generated designs being structurally correct and over 90% demonstrating required functionality.
• Abstract（参考訳）: アナログと混合信号(AMS)集積回路(IC)は、現代のコンピューティングと通信システムの中核にある。 しかし、設計の複雑化が続いているにもかかわらず、AMS自動化の進歩は依然として限られている。 これは、様々な回路設計空間に適用可能な一般化最適化手法を開発する際の中心的な課題を反映している。 そこで本研究は,回路設計をグラフ生成問題と位置づけ,深層強化学習(AstRL)によるAMS合成の新たな手法を提案する。 AstRLは、ポリシー段階のアプローチに基づいて、シミュレータ組み込み環境において、ユーザー特定ターゲットに対して直接最適化された回路を生成し、トレーニング中に地道フィードバックを提供する。 動作閉包と識別器に基づく類似性報酬を通じて,シミュレーションで検証された一般化回路生成のためのエキスパート整合パラダイムを初めて示す。 重要なことは、提案手法は個々のトランジスタのレベルで動作し、高度に表現され、きめ細かなトポロジー生成を可能にすることである。 アクション空間と環境に符号化された強い帰納バイアスは、構造的に一貫性があり、有効な生成を促進する。 3つの現実的な設計課題の実験結果は、最先端のベースラインよりも従来の設計指標が大幅に改善され、100%の生成された設計が構造的に正しく、90%以上が必要とされる機能を示していることを示している。

関連論文リスト

• OSIRIS: Bridging Analog Circuit Design and Machine Learning with Scalable Dataset Generation [1.6249267147413524]
  アナログIC設計のためのデータセット生成パイプラインOSIRISを提案する。 OSIRISは、包括的なパフォーマンスメトリクスとメタデータを生成する。 我々はOSIRISで生成された87,100の回路変動からなるデータセットをリリースする。
  論文  参考訳（メタデータ） (2026-01-27T10:18:46Z)
• Sample-Efficient Neurosymbolic Deep Reinforcement Learning [49.60927398960061]
  本稿では,背景記号知識を統合し,サンプル効率を向上させるニューロシンボリックディープRL手法を提案する。 オンライン推論は2つのメカニズムを通じてトレーニングプロセスのガイドを行う。 我々は、最先端の報奨機ベースラインよりも優れた性能を示す。
  論文  参考訳（メタデータ） (2026-01-06T09:28:53Z)
• ZeroSim: Zero-Shot Analog Circuit Evaluation with Unified Transformer Embeddings [36.00558662624576]
  ZeroSimは、トレーニングトポロジ間で堅牢な分散内一般化を実現するために設計された、トランスフォーマーベースのパフォーマンスモデリングフレームワークである。 我々はZeroSimが,多層パーセプトロン,グラフニューラルネットワーク,トランスフォーマーなどのベースラインモデルよりも大幅に優れていることを示す。 強化学習に基づくパラメータ最適化パイプラインに統合されると、ZeroSimは従来のSPICEシミュレーションと比較して、顕著なスピードアップ(13倍)を達成する。
  論文  参考訳（メタデータ） (2025-11-10T22:08:30Z)
• AUTOCIRCUIT-RL: Reinforcement Learning-Driven LLM for Automated Circuit Topology Generation [6.2730802180534155]
  AUTOCIRCUIT-RLは、アナログ回路の自動合成のための新しい強化学習ベースのフレームワークである。 有効回路は12%増加し、最高のベースラインに比べて効率が14%向上する。 トレーニングデータに制限のある有効な回路で60%以上の成功を達成し、強力な一般化を示す。
  論文  参考訳（メタデータ） (2025-06-03T17:54:30Z)
• Architect of the Bits World: Masked Autoregressive Modeling for Circuit Generation Guided by Truth Table [5.300504429005315]
  本稿では,回路生成のための条件生成モデルと微分可能なアーキテクチャ探索(DAS)を組み合わせた新しい手法を提案する。 まず、Circuit AutoEncoderに基づいてトレーニングされた回路トークンであるCircuitVQを紹介する。 次に,トークンとしてCircuitVQを活用するマスク付き自己回帰モデルであるCircuitARを開発した。
  論文  参考訳（メタデータ） (2025-02-18T11:13:03Z)
• End-to-End Meta-Bayesian Optimisation with Transformer Neural Processes [52.818579746354665]
  本稿では,ニューラルネットワークを一般化し,トランスフォーマーアーキテクチャを用いて獲得関数を学習する,エンド・ツー・エンドの差別化可能な最初のメタBOフレームワークを提案する。 我々は、この強化学習(RL)によるエンドツーエンドのフレームワークを、ラベル付き取得データの欠如に対処できるようにします。
  論文  参考訳（メタデータ） (2023-05-25T10:58:46Z)
• Proximal Policy Optimization-based Transmit Beamforming and Phase-shift Design in an IRS-aided ISAC System for the THz Band [90.45915557253385]
  テラヘルツ(THz)帯で動作するIRS支援統合センシング・通信(ISAC)システムを提案し,システム容量を最大化する。 透過ビームフォーミングと位相シフト設計はエルゴード制約を伴う普遍最適化問題に変換される。
  論文  参考訳（メタデータ） (2022-03-21T09:15:18Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。