論文の概要: Optimized Compilation for Distributed Quantum Computing
- arxiv url: http://arxiv.org/abs/2602.24062v1
- Date: Fri, 27 Feb 2026 14:50:59 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-03-02 19:48:24.469346
- Title: Optimized Compilation for Distributed Quantum Computing
- Title（参考訳）: 分散量子コンピューティングのための最適化コンパイル
- Authors: Michele Bandini, Davide Ferrari, Stefano Carretta, Michele Amoretti,
- Abstract要約: 多くの実用的な応用において、量子アルゴリズムはいくつかの量子ビットを必要とし、これは現在のノイズの多い中間スケール量子プロセッサで利用できるものよりもはるかに多い。
分散量子コンピューティング(DQC)は、計算タスクに利用可能な量子ビットの数を増やすためのスケーラブルなアプローチであると考えられている。
本研究は,複数の非局所ゲートが単一のTeleGate操作を利用できる場合,EPRペアの使用を最小化することに焦点を当てる。
これは、回路を探索し、EPRペアを共有することができるゲートをグループ化し、必要であれば可換ゲートの順序を変更することで達成される。
- 参考スコア（独自算出の注目度）: 1.4190701053683015
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: In many practical applications, quantum algorithms require several qubits, significantly more than those available with current noisy intermediate-scale quantum processors. Distributed quantum computing (DQC) is considered a scalable approach to increasing the number of available qubits for computational tasks. In the DQC setting, a quantum compiler must find the best partitioning for the quantum algorithm and then perform smart non-local operations scheduling to optimize the consumption of Einstein-Podolsky-Rosen (EPR) pairs. In this work, the focus is on minimizing the use of EPR pairs when the circuit structure allows for multiple non-local gates to utilize a single TeleGate operation. This is achieved by using a greedy algorithm that explores the circuit and groups together the gates that could share an EPR pair while also changing the order of commutative gates when necessary. With this preliminary pass, the compiled circuits show reduced depth and EPR usage. Since the quality of each EPR pair quickly deteriorates, the number of non-local gates using the same EPR pair should also be bounded. This means that, depending on the features of the target quantum network, the user can achieve different levels of optimization. Here, it is shown that this approach brings benefits even while assuming a low EPR pair lifetime.
- Abstract（参考訳）: 多くの実用的な応用において、量子アルゴリズムはいくつかの量子ビットを必要とし、これは現在のノイズの多い中間スケール量子プロセッサで利用できるものよりもはるかに多い。
分散量子コンピューティング(DQC)は、計算タスクに利用可能な量子ビットの数を増やすためのスケーラブルなアプローチであると考えられている。
DQC設定では、量子コンパイラは量子アルゴリズムの最良のパーティショニングを見つけ、アインシュタイン-ポドルスキー-ローゼン(EPR)ペアの消費を最適化するために、スマートな非局所演算スケジューリングを実行する必要がある。
本研究は,複数の非局所ゲートが単一のTeleGate操作を利用できる場合,EPRペアの使用を最小化することに焦点を当てる。
これは、回路を探索し、EPRペアを共有することができるゲートをグループ化し、必要であれば可換ゲートの順序を変更することで達成される。
この予備パスでは、コンパイルされた回路は深さとEPRの使用量を減少させる。
それぞれのEPRペアの品質は急速に低下するので、同じEPRペアを使用する非ローカルゲートの数を制限すべきである。
これは、ターゲットの量子ネットワークの特徴によって、ユーザは異なるレベルの最適化を達成できることを意味します。
ここでは、EPRペアの寿命が低いと仮定しても、このアプローチが利益をもたらすことが示されている。
関連論文リスト
- Accelerating Transpilation in Quantum Machine Learning with Haiqu's Rivet-transpiler [45.88028371034407]
我々は、以前にトランスパイルされた回路を再利用してトランスパイラを高速化するリベットトランスパイラを開発した。
量子層学習において,600%のトランスパイル時間の改善を実証した。
論文 参考訳（メタデータ） (2025-08-29T06:00:29Z) - Optimization and Synthesis of Quantum Circuits with Global Gates [41.99844472131922]
我々は、イオントラップハードウェアに存在するGlobal Molmer-Sorensenゲートのようなグローバルな相互作用を用いて量子回路を最適化し、合成する。
このアルゴリズムはZX計算に基づいており、係留ゲートをGlobal MolmerSorensenゲートにグループ化する特別な回路抽出ルーチンを使用する。
我々は,このアルゴリズムを様々な回路でベンチマークし,最新ハードウェアによる性能向上の方法を示す。
論文 参考訳（メタデータ） (2025-07-28T10:25:31Z) - ECDQC: Efficient Compilation for Distributed Quantum Computing with Linear Layout [6.382954852270525]
本稿では,LNNアーキテクチャを用いた分散量子コンピューティング(DQC)の効率的なコンパイル手法を提案する。
提案手法は, コンパイル時間, ゲート数, 回路深さを著しく低減し, 大規模量子計算の堅牢性を向上させる。
論文 参考訳（メタデータ） (2024-10-31T12:07:46Z) - Route-Forcing: Scalable Quantum Circuit Mapping for Scalable Quantum Computing Architectures [41.39072840772559]
Route-Forcingは量子回路マッピングアルゴリズムで、平均スピードアップが3.7Times$であることを示している。
本稿では、最先端のスケーラブルな手法と比較して平均3.7倍の高速化を示す量子回路マッピングアルゴリズムを提案する。
論文 参考訳（メタデータ） (2024-07-24T14:21:41Z) - A Fast and Adaptable Algorithm for Optimal Multi-Qubit Pathfinding in Quantum Circuit Compilation [0.0]
この研究は、量子回路のコンパイルマッピング問題における臨界サブルーチンとして、マルチキュービットパスフィンディングに焦点を当てている。
本稿では,回路SWAPゲート深さに対して量子ハードウェア上で量子ビットを最適にナビゲートする二進整数線形計画法を用いてモデル化したアルゴリズムを提案する。
我々は、様々な量子ハードウェアレイアウトのアルゴリズムをベンチマークし、計算ランタイム、解SWAP深さ、累積SWAPゲート誤差率などの特性を評価した。
論文 参考訳（メタデータ） (2024-05-29T05:59:15Z) - QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum
Circuits [82.50620782471485]
QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。
1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。
提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
論文 参考訳（メタデータ） (2024-01-10T22:33:00Z) - Improving Qubit Routing by Using Entanglement Mediated Remote Gates [1.9299285312415735]
短期量子コンピュータは接続の制約があり、デバイス内の量子ビットのペアが相互作用できる。
本研究では,標準ゲートとEPR経由の遠隔制御NOTゲートの両方で回路のルーティングを最適化する手法を開発した。
本研究では,EPRを介する操作により,コンパイルされた回路のゲート数や深さを大幅に削減できることを実証する。
論文 参考訳（メタデータ） (2023-09-22T18:51:36Z) - Direct pulse-level compilation of arbitrary quantum logic gates on superconducting qutrits [36.30869856057226]
任意のqubitおよびqutritゲートを高忠実度で実現でき、ゲート列の長さを大幅に削減できることを示す。
最適制御ゲートは少なくとも3時間ドリフトでき、同じ校正パラメータを全ての実装ゲートに利用できることを示す。
論文 参考訳（メタデータ） (2023-03-07T22:15:43Z) - Hardware-Conscious Optimization of the Quantum Toffoli Gate [11.897854272643634]
この論文は、この抽象レベルで量子回路を最適化するための解析的および数値的アプローチを拡張している。
本稿では,解析的ネイティブゲートレベルの最適化と数値最適化を併用する手法を提案する。
最適化されたToffoliゲート実装は、標準実装と比較して18%の非忠実性低下を示す。
論文 参考訳（メタデータ） (2022-09-06T17:29:22Z) - Fast Swapping in a Quantum Multiplier Modelled as a Queuing Network [64.1951227380212]
量子回路をキューネットワークとしてモデル化することを提案する。
提案手法はスケーラビリティが高く,大規模量子回路のコンパイルに必要となる潜在的な速度と精度を有する。
論文 参考訳（メタデータ） (2021-06-26T10:55:52Z) - 2D Qubit Placement of Quantum Circuits using LONGPATH [1.6631602844999722]
任意の量子回路におけるSWAPゲートの数を最適化する2つのアルゴリズムが提案されている。
提案手法は1Dおよび2D NTCアーキテクチャにおけるSWAPゲート数を大幅に削減する。
論文 参考訳（メタデータ） (2020-07-14T04:09:52Z) - Improving the Performance of Deep Quantum Optimization Algorithms with
Continuous Gate Sets [47.00474212574662]
変分量子アルゴリズムは計算的に難しい問題を解くのに有望であると考えられている。
本稿では,QAOAの回路深度依存性能について実験的に検討する。
この結果から, 連続ゲートセットの使用は, 短期量子コンピュータの影響を拡大する上で重要な要素である可能性が示唆された。
論文 参考訳（メタデータ） (2020-05-11T17:20:51Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。