論文の概要: Hardware-Conscious Optimization of the Quantum Toffoli Gate

• arxiv url: http://arxiv.org/abs/2209.02669v3
• Date: Wed, 12 Apr 2023 12:33:29 GMT
• ステータス: 処理完了
• システム内更新日: 2023-04-13 18:55:46.452882
• Title: Hardware-Conscious Optimization of the Quantum Toffoli Gate
• Title（参考訳）: 量子トッフォリゲートのハードウェアによる最適化
• Authors: Max Aksel Bowman, Pranav Gokhale, Jeffrey Larson, Ji Liu, Martin Suchara
• Abstract要約: この論文は、この抽象レベルで量子回路を最適化するための解析的および数値的アプローチを拡張している。 本稿では,解析的ネイティブゲートレベルの最適化と数値最適化を併用する手法を提案する。 最適化されたToffoliゲート実装は、標準実装と比較して18%の非忠実性低下を示す。
• 参考スコア（独自算出の注目度）: 11.897854272643634
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: While quantum computing holds great potential in combinatorial optimization, electronic structure calculation, and number theory, the current era of quantum computing is limited by noisy hardware. Many quantum compilation approaches can mitigate the effects of imperfect hardware by optimizing quantum circuits for objectives such as critical path length. Few approaches consider quantum circuits in terms of the set of vendor-calibrated operations (i.e., native gates) available on target hardware. This manuscript expands the analytical and numerical approaches for optimizing quantum circuits at this abstraction level. We present a procedure for combining the strengths of analytical native gate-level optimization with numerical optimization. Although we focus on optimizing Toffoli gates on the IBMQ native gate set, the methods presented are generalizable to any gate and superconducting qubit architecture. Our optimized Toffoli gate implementation demonstrates an $18\%$ reduction in infidelity compared with the canonical implementation as benchmarked on IBM Jakarta with quantum process tomography. Assuming the inclusion of multi-qubit cross-resonance (MCR) gates in the IBMQ native gate set, we produce Toffoli implementations with only six multi-qubit gates, a $25\%$ reduction from the canonical eight multi-qubit implementations for linearly connected qubits.
• Abstract（参考訳）: 量子コンピューティングは組合せ最適化、電子構造計算、数論において大きな可能性を秘めているが、現在の量子コンピューティングの時代はノイズの多いハードウェアによって制限されている。 多くの量子コンパイルアプローチは、臨界経路長などの目的のために量子回路を最適化することで不完全なハードウェアの効果を軽減できる。 ターゲットハードウェアで利用可能なベンダー校正操作(ネイティブゲート)の集合の観点から量子回路を考えるアプローチはほとんどない。 この論文は、この抽象レベルで量子回路を最適化するための解析的および数値的アプローチを拡張している。 本稿では,解析的ネイティブゲートレベル最適化の強みと数値最適化を組み合わせる手法を提案する。 ibmqネイティブゲートセット上での toffoli ゲートの最適化に重点を置いているが,提案手法は任意のゲートと超伝導キュービットアーキテクチャに一般化可能である。 最適化されたToffoliゲートの実装は、IBM Jakartaで量子プロセストモグラフィーでベンチマークされた標準実装と比較して、18 %の不忠実さの低減を示す。 ibmqネイティブゲートセットにマルチキュービット相互共振 (mcr) ゲートが組み込まれていると仮定すると、6つのマルチキュービットゲートしか持たない toffoli 実装を作成し、リニア接続されたキュービットに対する標準の8つのマルチキュービット実装から$25\%の削減を行う。

関連論文リスト

• Tackling Coherent Noise in Quantum Computing via Cross-Layer Compiler Optimization [1.6436891312063917]
  量子コンピューティングハードウェアは、実行された量子プログラムの結果の品質を損なう量子ノイズに影響を受ける。 パラメータのドリフトや誤校正によるコヒーレントエラーは依然として重要な問題である。 本研究は、コヒーレントエラー軽減のための層間アプローチを提案する。
  論文  参考訳（メタデータ） (2024-10-12T22:39:06Z)
• Implementing multi-controlled X gates using the quantum Fourier transform [0.0]
  本稿では,多くの複雑な量子ゲートの実装において,量子演算に基づくアプローチを効果的に利用する方法を示す。 回路の深さがわずか数個のアシラ量子ビットで大幅に低減されることを示す。
  論文  参考訳（メタデータ） (2024-07-25T13:22:00Z)
• Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
  超伝導プロセッサのための強化学習型量子コンパイラを開発した。 短絡の新規・ハードウェア対応回路の発見能力を示す。 本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
  論文  参考訳（メタデータ） (2024-06-18T01:49:48Z)
• A Fast and Adaptable Algorithm for Optimal Multi-Qubit Pathfinding in Quantum Circuit Compilation [0.0]
  この研究は、量子回路のコンパイルマッピング問題における臨界サブルーチンとして、マルチキュービットパスフィンディングに焦点を当てている。 本稿では,回路SWAPゲート深さに対して量子ハードウェア上で量子ビットを最適にナビゲートする二進整数線形計画法を用いてモデル化したアルゴリズムを提案する。 我々は、様々な量子ハードウェアレイアウトのアルゴリズムをベンチマークし、計算ランタイム、解SWAP深さ、累積SWAPゲート誤差率などの特性を評価した。
  論文  参考訳（メタデータ） (2024-05-29T05:59:15Z)
• QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum Circuits [82.50620782471485]
  QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。 1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。 提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
  論文  参考訳（メタデータ） (2024-01-10T22:33:00Z)
• Quantum Circuit Optimization through Iteratively Pre-Conditioned Gradient Descent [0.4915744683251151]
  量子回路を最適化し、状態準備と量子アルゴリズムの実装のための性能高速化を示すために、繰り返し事前条件勾配降下(IPG)を行う。 4量子W状態と最大絡み合った5量子GHZ状態を作成するための104ドルの係数による忠実度の向上を示す。 また、IPGを用いて量子フーリエ変換のユニタリを最適化するゲインを示し、IonQの量子処理ユニット(QPU)上でそのような最適化された回路の実行結果を報告する。
  論文  参考訳（メタデータ） (2023-09-18T17:30:03Z)
• Majorization-based benchmark of the complexity of quantum processors [105.54048699217668]
  我々は、様々な量子プロセッサの動作を数値的にシミュレートし、特徴付ける。 我々は,各デバイスの性能をベンチマークラインと比較することにより,量子複雑性を同定し,評価する。 我々は、回路の出力状態が平均して高い純度である限り、偏化ベースのベンチマークが成り立つことを発見した。
  論文  参考訳（メタデータ） (2023-04-10T23:01:10Z)
• QuantumCircuitOpt: An Open-source Framework for Provably Optimal Quantum Circuit Design [0.0]
  我々は,任意のユニタリゲートをハードウェアネイティブゲート列に分解する数学的最適化とアルゴリズムを実装した,新しいオープンソースフレームワークQuantumCircuitOptを提案する。 QCOptは、最大4キュービットの回路上で必要ゲート数を最大57%削減し、コモディティコンピューティングハードウェア上では数分未満で実行可能であることを示す。 また、IBMやRigetti、Googleなど、さまざまなハードウェアプラットフォームに基づいて、QCOptパッケージをさまざまな組み込みネイティブゲートセットに適合させる方法も示しています。
  論文  参考訳（メタデータ） (2021-11-23T06:45:40Z)
• Realization of arbitrary doubly-controlled quantum phase gates [62.997667081978825]
  本稿では,最適化問題における短期量子優位性の提案に着想を得た高忠実度ゲートセットを提案する。 3つのトランペット四重項のコヒーレントな多レベル制御を編成することにより、自然な3量子ビット計算ベースで作用する決定論的連続角量子位相ゲートの族を合成する。
  論文  参考訳（メタデータ） (2021-08-03T17:49:09Z)
• Variational Quantum Optimization with Multi-Basis Encodings [62.72309460291971]
  マルチバスグラフ複雑性と非線形活性化関数の2つの革新の恩恵を受ける新しい変分量子アルゴリズムを導入する。 その結果,最適化性能が向上し,有効景観が2つ向上し,測定の進歩が減少した。
  論文  参考訳（メタデータ） (2021-06-24T20:16:02Z)
• QUANTIFY: A framework for resource analysis and design verification of quantum circuits [69.43216268165402]
  QUINTIFYは、量子回路の定量的解析のためのオープンソースのフレームワークである。 Google Cirqをベースにしており、Clifford+T回路を念頭に開発されている。 ベンチマークのため、QUINTIFYは量子メモリと量子演算回路を含む。
  論文  参考訳（メタデータ） (2020-07-21T15:36:25Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。