論文の概要: Optimizing Logical Mappings for Quantum Low-Density Parity Check Codes

• arxiv url: http://arxiv.org/abs/2603.17167v1
• Date: Tue, 17 Mar 2026 21:53:58 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-03-19 18:32:57.412576
• Title: Optimizing Logical Mappings for Quantum Low-Density Parity Check Codes
• Title（参考訳）: 量子低密度パリティチェックコードの論理マッピングの最適化
• Authors: Sayam Sethi, Sahil Khan, Maxwell Poster, Abhinav Anand, Jonathan Mark Baker,
• Abstract要約: 本稿では,空間オーバーヘッドの少ない将来の耐故障性アーキテクチャの候補であるGross符号について検討する。 マッピングポリシでは,モジュール間測定によるエラーコントリビューションを,ベストケースで最大$sim36%まで削減できることがわかった。
• 参考スコア（独自算出の注目度）: 2.8939699256527276
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Early demonstrations of fault tolerant quantum systems have paved the way for logical-level compilation. For fault-tolerant applications to succeed, execution must finish with a low total program error rate (i.e., a low program failure rate). In this work, we study a promising candidate for future fault-tolerant architectures with low spatial overhead: the Gross code. Compilation for the Gross code entails compiling to Pauli Based Computation and then reducing the rotations and measurements to the Bicycle ISA. Depending on the configuration of modules and the placement of code modules on hardware, one can reduce the amount of resulting Bicycle instructions to produce a lower overall error rate. We find that NISQ-based, and existing FTQC mappers are insufficient for mapping logical qubits on Gross code architectures because 1. they do not account for the two-level nature of the logical qubit mapping problem, which separates into code modules with distinct measurements, and 2. they naively account only for length two interactions, whereas Pauli-Products are up to length $n$, where $n$ is the number of logical qubits in the circuit. For these reasons, we introduce a two-stage pipeline that first uses hypergraph partitioning to create in-module clusters, and then executes a priority-based algorithm to efficiently assign clusters onto hardware. We find that our mapping policy reduces the error contribution from inter-module measurements, the largest source of error in the Gross Code, by up to $\sim36\%$ in the best case, with an average reduction of $\sim13\%$. On average, we reduce the failure rates from inter-module measurements by $\sim22\%$ with localized factory availability, and by $\sim17\%$ on grid architectures, allowing hardware developers to be less constrained in developing scalable fault tolerant systems due to software driven reductions in program failure rates.
• Abstract（参考訳）: フォールトトレラント量子システムの初期の実証は、論理レベルのコンパイルの道を開いた。 フォールトトレラントなアプリケーションが成功するためには、実行はプログラム全体のエラー率(すなわちプログラムエラー率)を低く抑える必要がある。 本研究では,空間オーバーヘッドの少ない将来の耐故障性アーキテクチャの候補であるGross符号について検討する。 Gross コードのコンパイルは Pauli Based Computation にコンパイルし、次に回転と測定を Bicycle ISA に還元する。 モジュールの設定やハードウェア上のコードモジュールの配置によって、結果として生じるBicycle命令の量を削減し、全体的なエラー率を低くすることができる。 NISQベースの既存のFTQCマッパーはGrossのコードアーキテクチャ上の論理量子ビットのマッピングに不十分であることがわかった。 1. 異なる測定値を持つコードモジュールを分離する論理キュービットマッピング問題の2段階の性質を考慮していない。 一方、Pauli-Productsは最大$n$であり、$n$は回路内の論理量子ビットの数である。 これらの理由から,まずハイパーグラフパーティショニングを用いてモジュール内のクラスタを生成する2段階のパイプラインを導入し,その上で,クラスタをハードウェアに効率的に割り当てる優先度ベースのアルゴリズムを実行する。 我々のマッピングポリシーは、Gross Codeの最大のエラー源であるモジュール間測定からエラーコントリビューションを最大$\sim36\%$に減らし、平均$\sim13\%$に減らしている。 平均して、モジュール間測定の失敗率を、ローカライズされたファクトリアベイラビリティで$\sim22\%、グリッドアーキテクチャで$\sim17\%とすることで、ソフトウェア駆動のプログラム障害率の削減によるスケーラブルなフォールトトレラントシステムの開発において、ハードウェア開発者の制約を軽減します。

関連論文リスト

• A Scalable Distributed Quantum Optimization Framework via Factor Graph Paradigm [46.08923284345648]
  分散量子最適化のための構造認識フレームワークを提案する。 検索スペースが$N$の場合、我々のフレームワークはプロセッサやセパレータに依存した要素に対して$O(sqrtN)$クエリ複雑性を達成する。 構造を考慮した分解は、量子ネットワーク上でのスケーラブルな分散量子最適化に実践的な道をもたらすことを示す。
  論文  参考訳（メタデータ） (2026-03-08T15:15:52Z)
• Architectural Approaches to Fault-Tolerant Distributed Quantum Computing and Their Entanglement Overheads [0.0]
  分散量子コンピューティング(DQC)プラットフォーム上でのフォールトトレラント量子計算は、リソース要件とノイズ閾値を慎重に評価する必要がある。 タイプ1アーキテクチャはGHZ(Greenberger-e-Zeilinger)状態を介して接続された小さな量子ノードで構成され、非局所安定化器の測定を可能にする。 タイプ2アーキテクチャは、大規模なエラー訂正コードブロックを複数のモジュールに分散しており、ほとんどの安定化器はローカルのままである。 Type 3アーキテクチャは、異なるモジュールにコードブロックを割り当て、格子ゲート、格子手術、テレポーテーションのようなフォールトトレラントな操作を実行できる。
  論文  参考訳（メタデータ） (2025-11-17T18:14:38Z)
• A distillation-teleportation protocol for fault-tolerant QRAM [95.99192129224721]
  本稿では,論理量子乱数アクセスメモリ(QRAM)をフォールトトレラント実装するためのプロトコルを提案する。 古典的メモリサイズ2n$をコヒーレントにアクセスするために、我々のプロトコルは、フォールトトレラントな量子リソースをわずか$mathrmpoly(n)$で消費する。
  論文  参考訳（メタデータ） (2025-05-26T17:42:56Z)
• Hierarchical Quantum Error Correction with Hypergraph Product Code and Rotated Surface Code [0.9002260638342727]
  本稿では,ハイパーグラフ積(HGP)符号を回転曲面符号で符号化する階層型量子誤り訂正(QEC)方式を提案し,解析する。 上層には3,4のランダムなHGP符号が使われており、誤り率が一定であることが知られている。 下層は、格子手術によるハードウェア互換性を実現するため、回転した表面コードと距離5から構成される。
  論文  参考訳（メタデータ） (2025-05-24T08:39:39Z)
• Extractors: QLDPC Architectures for Efficient Pauli-Based Computation [39.98920557126034]
  本稿では,任意のQLDPCメモリをPauliベースの計算に適した計算ブロックに拡張できる新しいプリミティブを提案する。 特に、メモリ上でサポートされている任意の論理パウリ演算子は、1つの論理サイクルでフォールトトレラントに測定できる。 我々のアーキテクチャは並列論理的測定により普遍的な量子回路を実装できる。
  論文  参考訳（メタデータ） (2025-03-13T14:07:40Z)
• Demonstrating dynamic surface codes [118.67046728951689]
  曲面符号の3つの時間力学的実装を実験的に実証した。 まず、曲面コードを六角格子上に埋め込んで、キュービットあたりの結合を4つから3つに減らした。 第二に、サーフェスコードを歩き、データの役割を交換し、各ラウンドごとにキュービットを測定し、蓄積した非計算エラーの組込み除去による誤り訂正を達成する。 第3に、従来のCNOTの代わりにiSWAPゲートを用いた表面コードを実現し、追加のオーバーヘッドを伴わずに、エラー訂正のための実行可能なゲートセットを拡張した。
  論文  参考訳（メタデータ） (2024-12-18T21:56:50Z)
• Qubit efficient quantum algorithms for the vehicle routing problem on NISQ processors [48.68474702382697]
  時間窓付き車両ルーティング問題(VRPTW)は、ロジスティクス業界で直面する一般的な最適化問題である。 そこで本研究では,以前に導入した量子ビット符号化方式を用いて,バイナリ変数の数を削減した。
  論文  参考訳（メタデータ） (2023-06-14T13:44:35Z)
• Logical blocks for fault-tolerant topological quantum computation [55.41644538483948]
  本稿では,プラットフォームに依存しない論理ゲート定義の必要性から,普遍的なフォールトトレラント論理の枠組みを提案する。 資源オーバーヘッドを改善するユニバーサル論理の新しいスキームについて検討する。 境界のない計算に好適な論理誤差率を動機として,新しい計算手法を提案する。
  論文  参考訳（メタデータ） (2021-12-22T19:00:03Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。