論文の概要: MAED: Mathematical Activation Error Detection for Mitigating Physical Fault Attacks in DNN Inference

• arxiv url: http://arxiv.org/abs/2603.18120v1
• Date: Wed, 18 Mar 2026 16:13:48 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-03-20 17:19:05.782016
• Title: MAED: Mathematical Activation Error Detection for Mitigating Physical Fault Attacks in DNN Inference
• Title（参考訳）: MAED:DNN推論における物理障害の緩和のための数学的アクティベーションエラー検出
• Authors: Kasra Ahmadi, Saeed Aghapour, Mehran Mozaffari Kermani, Reza Azarderakhsh,
• Abstract要約: 本稿では,アルゴリズムレベルの誤り検出フレームワークであるMAED(Mathematical Activation Error Detection)を紹介する。 これは、実行時に非線形アクティベーション関数計算の正しさを連続的に検証するために数学的アイデンティティを利用する。 アルゴリズムレベルのエラー検出技術を統合して、悪意のある障害注入攻撃と、組み込みシステムで自然に発生する障害の両方を防御する。
• 参考スコア（独自算出の注目度）: 1.6624384368855523
• License: http://creativecommons.org/licenses/by-nc-sa/4.0/
• Abstract: The inference phase of deep neural networks (DNNs) in embedded systems is increasingly vulnerable to fault attacks and failures, which can result in incorrect predictions. These vulnerabilities can potentially lead to catastrophic consequences, making the development of effective mitigation techniques essential. In this paper, we introduce MAED (Mathematical Activation Error Detection), an algorithm-level error detection framework that exploits mathematical identities to continuously validate the correctness of non-linear activation function computations at runtime. To the best of our knowledge, this work is the first to integrate algorithm-level error detection techniques to defend against both malicious fault injection attacks and naturally occurring faults in critical DNN components in embedded systems. The evaluation is conducted on three widely adopted activation functions, namely ReLu, sigmoid, and tanh which serve as fundamental building blocks for introducing non-linearity in DNNs and can lead to mispredictions when subjected to natural faults or fault attacks. We assessed the proposed error detection scheme via fault model simulation, achieving close to 100% error detection while mitigating existing fault attacks on DNN inference. Additionally, the overhead introduced by integrating the proposed scheme with the baseline implementation (i.e., without error detection) is validated through implementations on an AMD/Xilinx Artix-7 FPGA and an ATmega328P microcontroller, as well as through integration with TensorFlow. On the microcontroller, the proposed error detection incurs less than 1% clock cycle overhead, while on the FPGA it requires nearly zero additional area, at the cost of approximately a 20% increase in latency for sigmoid and tanh.
• Abstract（参考訳）: 組み込みシステムにおけるディープニューラルネットワーク(DNN)の推論フェーズは、障害攻撃や障害に対してますます脆弱になり、誤った予測をもたらす可能性がある。 これらの脆弱性は破滅的な結果をもたらす可能性があり、効果的な緩和技術の開発が不可欠である。 本稿では,非線形アクティベーション関数計算の実行時の正しさを連続的に検証するために,数学的同一性を利用したアルゴリズムレベルの誤り検出フレームワークであるMAEDを紹介する。 我々の知る限り、この研究は、悪質な障害注入攻撃と、組み込みシステムにおける重要なDNNコンポーネントの自然発生障害の両方を防御するために、アルゴリズムレベルのエラー検出技術を統合する最初のものである。 ReLu, sigmoid, tanhはDNNに非線形性を導入するための基本的な構成要素であり, 自然断層や障害発生時の誤予測につながる可能性がある。 提案手法を故障モデルシミュレーションを用いて評価し,DNN推定における既存の故障攻撃を軽減しつつ,100%近い誤り検出を実現した。 さらに、提案したスキームをベースライン実装(すなわちエラー検出なし)と統合することで導入されたオーバーヘッドは、AMD/Xilinx Artix-7 FPGAとATmega328Pマイクロコントローラの実装およびTensorFlowとの統合によって検証される。 マイクロコントローラでは、提案したエラー検出は1%以下のクロックサイクルオーバーヘッドを発生させるが、FPGAでは、Sigmoid と tanh の遅延が約20%増加し、ほぼゼロの追加領域を必要とする。

関連論文リスト

• Improved Detection and Diagnosis of Faults in Deep Neural Networks Using Hierarchical and Explainable Classification [3.2623791881739033]
  本稿では,DeFaultについて紹介する。Deep Neural Networks (DNN)プログラムの欠陥を検出し診断する新しい手法である。 提案手法は, 実世界のDNNプログラムの検出において94%のリコール, 63%のリコールを達成し, 欠陥の根本原因の診断において, 最先端技術よりも3.92%～11.54%高いパフォーマンスを示した。
  論文  参考訳（メタデータ） (2025-01-22T00:55:09Z)
• BDefects4NN: A Backdoor Defect Database for Controlled Localization Studies in Neural Networks [65.666913051617]
  ローカライゼーション研究のための最初のバックドア欠陥データベースであるBDefects4NNを紹介する。 BDefects4NNは、ラベル付きバックドア欠陥DNNを神経細胞の粒度で提供し、欠陥根の原因の制御された局在化研究を可能にする。 本研究は, バックドア欠陥に対して限られた有効性を示す6つの障害局所化基準と2つの欠陥修復手法の評価実験を行った。
  論文  参考訳（メタデータ） (2024-12-01T09:52:48Z)
• Efficient Algorithm Level Error Detection for Number-Theoretic Transform Assessed on FPGAs [2.156170153103442]
  本稿ではNTT乗算におけるアルゴリズムレベルの故障検出手法を提案する。 本研究は, 故障モデルのシミュレーションにより評価し, 結果が正確に反映されていることを確認した。 従来のハードウェア実装と比較して、9%の領域増加と13%のレイテンシ増加で、同等のスループットを実現しています。
  論文  参考訳（メタデータ） (2024-03-02T14:05:56Z)
• ApproxABFT: Approximate Algorithm-Based Fault Tolerance for Neural Network Processing [7.578258600530223]
  アルゴリズムに基づく耐障害性(ABFT)機構は信頼性向上のための有望なソリューションとなっている。 本稿では,適応的エラー許容しきい値を導入し,選択的障害回復を実現するための近似ABFTフレームワークを提案する。 提案した ApproxABFT は,従来の ABFT よりも43.39% の冗長計算オーバーヘッド削減を実現している。
  論文  参考訳（メタデータ） (2023-02-21T06:21:28Z)
• Thales: Formulating and Estimating Architectural Vulnerability Factors for DNN Accelerators [6.8082132475259405]
  本稿では,過渡的エラーが発生した場合のネットワークの挙動を推定し,過渡的エラーが発生した場合の精度を定量化することに焦点を当てる。 既存のレジリエンス精度 (RA) の定式化は, ソフトウェア変数がハードウェアの過渡的欠陥の下で等価な故障確率を持つことを誤って仮定するため, 基本的に不正確であることを示す。 本稿では, 過渡的故障下でのDNN変数の故障確率を推定し, ハードウェアによる正しいRA推定を行うアルゴリズムを提案する。
  論文  参考訳（メタデータ） (2022-12-05T23:16:20Z)
• Self-Supervised Training with Autoencoders for Visual Anomaly Detection [61.62861063776813]
  我々は, 正規サンプルの分布を低次元多様体で支持する異常検出において, 特定のユースケースに焦点を当てた。 我々は、訓練中に識別情報を活用する自己指導型学習体制に適応するが、通常の例のサブ多様体に焦点をあてる。 製造領域における視覚異常検出のための挑戦的なベンチマークであるMVTec ADデータセットで、最先端の新たな結果を達成する。
  論文  参考訳（メタデータ） (2022-06-23T14:16:30Z)
• Fast and Accurate Error Simulation for CNNs against Soft Errors [64.54260986994163]
  本稿では,誤りシミュレーションエンジンを用いて,コナールニューラルネットワーク(CNN)の信頼性解析のためのフレームワークを提案する。 これらの誤差モデルは、故障によって誘導されるCNN演算子の出力の破損パターンに基づいて定義される。 提案手法は,SASSIFIの欠陥効果の約99%の精度と,限定的なエラーモデルのみを実装した44倍から63倍までのスピードアップを実現する。
  論文  参考訳（メタデータ） (2022-06-04T19:45:02Z)
• Bayesian Optimization with Machine Learning Algorithms Towards Anomaly Detection [66.05992706105224]
  本稿では,ベイズ最適化手法を用いた効果的な異常検出フレームワークを提案する。 ISCX 2012データセットを用いて検討したアルゴリズムの性能を評価する。 実験結果から, 精度, 精度, 低コストアラームレート, リコールの観点から, 提案手法の有効性が示された。
  論文  参考訳（メタデータ） (2020-08-05T19:29:35Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。