論文の概要: Efficient Algorithm Level Error Detection for Number-Theoretic Transform Assessed on FPGAs
- arxiv url: http://arxiv.org/abs/2403.01215v1
- Date: Sat, 2 Mar 2024 14:05:56 GMT
- ステータス: 処理完了
- システム内更新日: 2024-03-18 06:39:33.663975
- Title: Efficient Algorithm Level Error Detection for Number-Theoretic Transform Assessed on FPGAs
- Title（参考訳）: FPGAを用いた数理論変換のアルゴリズムレベルの効率的な誤差検出
- Authors: Kasra Ahmadi, Saeed Aghapour, Mehran Mozaffari Kermani, Reza Azarderakhsh,
- Abstract要約: 本稿ではNTT乗算におけるアルゴリズムレベルの故障検出手法を提案する。
本研究は, 故障モデルのシミュレーションにより評価し, 結果が正確に反映されていることを確認した。
従来のハードウェア実装と比較して、9%の領域増加と13%のレイテンシ増加で、同等のスループットを実現しています。
- 参考スコア（独自算出の注目度）: 2.156170153103442
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Polynomial multiplication stands out as a highly demanding arithmetic process in the development of post-quantum cryptosystems. The importance of number-theoretic transform (NTT) extends beyond post-quantum cryptosystems, proving valuable in enhancing existing security protocols such as digital signature schemes and hash functions. Due to the potential for errors to significantly disrupt the operation of secure, cryptographically-protected systems, compromising data integrity, and safeguarding against side-channel attacks initiated through faults it is essential to incorporate mitigating error detection schemes. This paper introduces algorithm level fault detection schemes in NTT multiplication, representing a significant enhancement compared to previous research. We evaluate this through the simulation of a fault model, ensuring that the conducted assessments accurately mirror the obtained results. Consequently, we attain a notably comprehensive coverage of errors. Finally, we assess the performance of our efficient error detection scheme on FPGAs to showcase its implementation and resource requirements. Through implementation of our error detection approach on Xilinx/AMD Zynq Ultrascale+ and Artix-7, we achieve a comparable throughput with just a 9% increase in area and 13% increase in latency compared to the original hardware implementations.
- Abstract（参考訳）: 多項式乗算は、量子後暗号システムの開発において、非常に要求の高い算術過程である。
数値理論変換(NTT)の重要性は、量子後暗号システムを超えて広がり、デジタル署名スキームやハッシュ関数などの既存のセキュリティプロトコルの強化に有用である。
エラーが安全で暗号的に保護されたシステムの動作を著しく破壊し、データの整合性を損なう可能性があり、障害によって開始されるサイドチャネル攻撃に対する防御は、緩和されたエラー検出スキームを組み込むことが不可欠である。
本稿では,NTT乗算におけるアルゴリズムレベルの故障検出手法を提案する。
本研究は, 故障モデルのシミュレーションにより評価し, 結果が正確に反映されていることを確認した。
その結果,エラーの包括的報告が得られた。
最後に、FPGA上での効率的なエラー検出方式の性能評価を行い、その実装とリソース要件を示す。
Xilinx/AMD Zynq Ultrascale+とArtix-7のエラー検出手法の実装により、従来のハードウェア実装と比較して、9%の領域増加と13%のレイテンシ増加で、同等のスループットを実現した。
関連論文リスト
- The Error Analysis of the Secret Key Generation Algorithm Using Analog Function Computation [1.3649494534428748]
本研究では,分散ノード間の暗号秘密鍵生成アルゴリズムを用いて,セキュアな無線通信を実現する分散型手法を提案する。
フェードチャネル条件下でのモデルの有効性を成功率で評価する。
論文 参考訳（メタデータ） (2024-07-14T17:20:54Z) - Feature Attenuation of Defective Representation Can Resolve Incomplete Masking on Anomaly Detection [1.0358639819750703]
教師なし異常検出(UAD)研究では、計算効率が高くスケーラブルなソリューションを開発する必要がある。
再建・塗り替えのアプローチを再考し、強みと弱みを分析して改善する。
異常再構成の特徴情報を減衰させる2つの層のみを用いるFADeR(Feature Attenuation of Defective Representation)を提案する。
論文 参考訳（メタデータ） (2024-07-05T15:44:53Z) - Efficient Fault Detection Architectures for Modular Exponentiation Targeting Cryptographic Applications Benchmarked on FPGAs [2.156170153103442]
本稿では,モジュールの指数化に適した軽量な故障検出アーキテクチャを提案する。
提案手法は, ほぼ100%に近い誤差検出率を実現し, 計算オーバーヘッドは7%程度である。
論文 参考訳（メタデータ） (2024-02-28T04:02:41Z) - Rethinking PGD Attack: Is Sign Function Necessary? [131.6894310945647]
本稿では,このような手話に基づく更新アルゴリズムが段階的攻撃性能にどのように影響するかを理論的に分析する。
本稿では,手話の使用を排除したRGDアルゴリズムを提案する。
提案したRGDアルゴリズムの有効性は実験で広く実証されている。
論文 参考訳（メタデータ） (2023-12-03T02:26:58Z) - Check-Agnosia based Post-Processor for Message-Passing Decoding of Quantum LDPC Codes [3.4602940992970908]
ハードウェアフレンドリーな方向性を持つ新しい後処理アルゴリズムを導入し、最先端技術と競合する誤り訂正性能を提供する。
FPGA基板上では,1マイクロ秒に近いレイテンシ値が得られることを示すとともに,ASIC実装においてより低いレイテンシ値が得られることを示す。
論文 参考訳（メタデータ） (2023-10-23T14:51:22Z) - Deep Quantum Error Correction [73.54643419792453]
量子誤り訂正符号(QECC)は、量子コンピューティングのポテンシャルを実現するための鍵となる要素である。
本研究では,新しいエンペンド・ツー・エンドの量子誤りデコーダを効率的に訓練する。
提案手法は,最先端の精度を実現することにより,QECCのニューラルデコーダのパワーを実証する。
論文 参考訳（メタデータ） (2023-01-27T08:16:26Z) - Signal Detection in MIMO Systems with Hardware Imperfections: Message
Passing on Neural Networks [101.59367762974371]
本稿では,Multi-Input-multiple-output (MIMO)通信システムにおける信号検出について検討する。
パイロット信号が限られているディープニューラルネットワーク(DNN)のトレーニングは困難であり、実用化を妨げている。
我々は、ユニタリ近似メッセージパッシング(UAMP)アルゴリズムを利用して、効率的なメッセージパッシングに基づくベイズ信号検出器を設計する。
論文 参考訳（メタデータ） (2022-10-08T04:32:58Z) - Towards Lossless ANN-SNN Conversion under Ultra-Low Latency with Dual-Phase Optimization [30.098268054714048]
非同期離散イベントで動作するスパイキングニューラルネットワーク(SNN)は、スパース計算によるエネルギー効率の向上を示す。
ディープSNNを実装するための一般的なアプローチは、ANNの効率的なトレーニングとSNNの効率的な推論を組み合わせたANN-SNN変換である。
本稿では,SNNにおける負または過フロー残留膜電位の誤表現に起因する性能劣化を最初に同定する。
そこで我々は,変換誤差を量子化誤差,クリッピング誤差,残留膜電位表現誤差の3つの部分に分解した。
論文 参考訳（メタデータ） (2022-05-16T06:53:14Z) - Bayesian Optimization with Machine Learning Algorithms Towards Anomaly
Detection [66.05992706105224]
本稿では,ベイズ最適化手法を用いた効果的な異常検出フレームワークを提案する。
ISCX 2012データセットを用いて検討したアルゴリズムの性能を評価する。
実験結果から, 精度, 精度, 低コストアラームレート, リコールの観点から, 提案手法の有効性が示された。
論文 参考訳（メタデータ） (2020-08-05T19:29:35Z) - SADet: Learning An Efficient and Accurate Pedestrian Detector [68.66857832440897]
本稿では,一段検出器の検出パイプラインに対する一連の最適化手法を提案する。
効率的な歩行者検出のための単発アンカーベース検出器(SADet)を形成する。
構造的には単純だが、VGA解像度の画像に対して最先端の結果と20ドルFPSのリアルタイム速度を示す。
論文 参考訳（メタデータ） (2020-07-26T12:32:38Z) - AQD: Towards Accurate Fully-Quantized Object Detection [94.06347866374927]
本稿では,浮動小数点演算を除去するために,AQDと呼ばれる高精度な量子化オブジェクト検出ソリューションを提案する。
我々のAQDは、非常に低ビットのスキームの下での完全精度と比較して、同等またはそれ以上の性能を実現しています。
論文 参考訳（メタデータ） (2020-07-14T09:07:29Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。