論文の概要: AI-Assisted Hardware Security Verification: A Survey and AI Accelerator Case Study

• arxiv url: http://arxiv.org/abs/2604.01572v1
• Date: Thu, 02 Apr 2026 03:37:18 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-03 14:21:10.21052
• Title: AI-Assisted Hardware Security Verification: A Survey and AI Accelerator Case Study
• Title（参考訳）: AI支援ハードウェアセキュリティ検証:AIアクセラレータのケーススタディ
• Authors: Khan Thamid Hasan, Md Ajoad Hasan, Nashmin Alam, Md. Touhidul Islam, Upoma Das, Farimah Farahmandi,
• Abstract要約: このサーベイは、AI支援ハードウェアセキュリティ検証の最近の進歩を合成する。 検証ワークフローの重要な段階として、アセット識別、脅威モデリング、セキュリティテストプラン生成、シミュレーション駆動分析、形式検証、対策推論などの文献を整理する。 AI/LLMベースの自動化は、検証タスクを著しく高速化するが、そのアウトプットは、信頼できるハードウェアセキュリティ保証を保証するために、シミュレーションエビデンス、正式な推論、ベンチマーク駆動評価に基礎をおく必要がある、と私たちは強調する。
• 参考スコア（独自算出の注目度）: 2.690933408753574
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: As hardware systems grow in complexity, security verification must keep up with them. Recently, artificial intelligence (AI) and large language models (LLMs) have started to play an important role in automating several stages of the verification workflow by helping engineers analyze designs, reason about potential threats, and generate verification artifacts. This survey synthesizes recent advances in AI-assisted hardware security verification and organizes the literature along key stages of the workflow: asset identification, threat modeling, security test-plan generation, simulation-driven analysis, formal verification, and countermeasure reasoning. To illustrate how these techniques can be applied in practice, we present a case study using the open-source NVIDIA Deep Learning Accelerator (NVDLA), a representative modern hardware design. Throughout this study, we emphasize that while AI/LLM-based automation can significantly accelerate verification tasks, its outputs must remain grounded in simulation evidence, formal reasoning, and benchmark-driven evaluation to ensure trustworthy hardware security assurance.
• Abstract（参考訳）: ハードウェアシステムが複雑化するにつれて、セキュリティの検証はそれらに追いつく必要がある。 近年、人工知能(AI)と大規模言語モデル(LLM)は、エンジニアが設計を分析し、潜在的な脅威を推論し、検証成果物を生成することを支援することによって、検証ワークフローのいくつかのステージを自動化する上で重要な役割を果たすようになった。 このサーベイは、AI支援ハードウェアセキュリティ検証の最近の進歩を合成し、アセット識別、脅威モデリング、セキュリティテストプラン生成、シミュレーション駆動分析、正式な検証、対策推論といったワークフローの重要な段階に沿った文献を整理する。 これらの技術が実際にどのように応用できるかを説明するために、オープンソースの最新のハードウェア設計であるNVIDIA Deep Learning Accelerator (NVDLA)を用いたケーススタディを提案する。 この研究を通じて、AI/LLMベースの自動化は、検証タスクを著しく高速化するが、そのアウトプットは、信頼性の高いハードウェアセキュリティを保証するために、シミュレーションエビデンス、フォーマルな推論、ベンチマーク駆動評価に基礎をおく必要がある、と強調する。

関連論文リスト

• Multi-Agent Collaborative Intrusion Detection for Low-Altitude Economy IoT: An LLM-Enhanced Agentic AI Framework [60.72591149679355]
  低高度経済の急速な拡大により、インターネット・オブ・モノ(LAE-IoT)ネットワークは前例のないセキュリティ上の課題を生んだ。 従来の侵入検知システムは、空中IoT環境のユニークな特徴に対処できない。 LAE-IoTネットワークにおける侵入検出を強化するための大規模言語モデル(LLM)対応エージェントAIフレームワークを提案する。
  論文  参考訳（メタデータ） (2026-01-25T12:47:25Z)
• Advances and Frontiers of LLM-based Issue Resolution in Software Engineering: A Comprehensive Survey [59.3507264893654]
  課題解決は、現実世界の開発に不可欠な複雑なソフトウェアエンジニアリングタスクです。 SWE-benchのようなベンチマークでは、このタスクは大規模言語モデルでは極めて困難であることが判明した。 本稿では,この新興領域を体系的に調査する。
  論文  参考訳（メタデータ） (2026-01-15T18:55:03Z)
• SV-LLM: An Agentic Approach for SoC Security Verification using Large Language Models [8.912091484067508]
  SV-LLMは,システムオンチップ(SoC)セキュリティ検証の自動化と強化を目的とした,新しいマルチエージェントアシスタントシステムである。 検証質問応答、セキュリティ資産の識別、脅威モデリング、テスト計画とプロパティ生成、脆弱性検出、シミュレーションベースのバグ検証といったタスクのための特別なエージェントを統合することで、SV-LLMはワークフローを合理化する。 このシステムは,手作業による介入を減らすこと,精度の向上,セキュリティ分析の高速化,設計サイクルの初期段階におけるリスクの積極的な識別と緩和を支援することを目的としている。
  論文  参考訳（メタデータ） (2025-06-25T13:31:13Z)
• ThreatLens: LLM-guided Threat Modeling and Test Plan Generation for Hardware Security Verification [1.0816123715383426]
  ThreatLensは、ハードウェアセキュリティ検証のためのセキュリティ脅威モデリングとテストプラン生成を自動化するマルチエージェントフレームワークである。 このフレームワークは手動検証の労力を削減し、カバレッジを高め、セキュリティ検証に対する構造化された適応可能なアプローチを保証する。
  論文  参考訳（メタデータ） (2025-05-11T03:10:39Z)
• Hardware Design and Security Needs Attention: From Survey to Path Forward [9.871983615147714]
  注目に基づく人工知能(AI)モデルの最近の進歩は、デジタルハードウェア設計を自動化する大きな可能性を解き放っている。 本研究では,ハードウェア設計とセキュリティの自動化に向けた技術的ハードルと今後の展望を明らかにする。
  論文  参考訳（メタデータ） (2025-04-11T03:48:57Z)
• Computational Safety for Generative AI: A Signal Processing Perspective [65.268245109828]
  計算安全性は、GenAIにおける安全性の定量的評価、定式化、研究を可能にする数学的枠組みである。 ジェイルブレイクによる悪意のあるプロンプトを検出するために, 感度解析と損失景観解析がいかに有効かを示す。 我々は、AIの安全性における信号処理の鍵となる研究課題、機会、そして重要な役割について論じる。
  論文  参考訳（メタデータ） (2025-02-18T02:26:50Z)
• Search, Verify and Feedback: Towards Next Generation Post-training Paradigm of Foundation Models via Verifier Engineering [51.31836988300326]
  検証工学は、基礎モデルの時代のために特別に設計された新しいポストトレーニングパラダイムである。 検証工学のプロセスは,検索,検証,フィードバックの3段階に分類する。
  論文  参考訳（メタデータ） (2024-11-18T12:04:52Z)
• EARBench: Towards Evaluating Physical Risk Awareness for Task Planning of Foundation Model-based Embodied AI Agents [53.717918131568936]
  EAI(Embodied AI)は、高度なAIモデルを現実世界のインタラクションのための物理的なエンティティに統合する。 高レベルのタスク計画のためのEAIエージェントの"脳"としてのファンデーションモデルは、有望な結果を示している。 しかし、これらのエージェントの物理的環境への展開は、重大な安全性上の課題を呈している。 本研究では,EAIシナリオにおける身体的リスクの自動評価のための新しいフレームワークEARBenchを紹介する。
  論文  参考訳（メタデータ） (2024-08-08T13:19:37Z)
• Evolutionary Large Language Models for Hardware Security: A Comparative Survey [0.4642370358223669]
  本研究では,レジスタ転送レベル(RTL)設計におけるLLM(Large Language Models)統合の種について検討する。 LLMは、HW設計に固有のセキュリティ関連脆弱性を自動的に修正するために利用することができる。
  論文  参考訳（メタデータ） (2024-04-25T14:42:12Z)
• Testing autonomous vehicles and AI: perspectives and challenges from cybersecurity, transparency, robustness and fairness [53.91018508439669]
  この研究は、人工知能を自律走行車(AV)に統合する複雑さを探求する AIコンポーネントがもたらした課題と、テスト手順への影響を調べます。 本稿は、重要な課題を特定し、AV技術におけるAIの研究・開発に向けた今後の方向性を提案する。
  論文  参考訳（メタデータ） (2024-02-21T08:29:42Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。