論文の概要: Assertain: Automated Security Assertion Generation Using Large Language Models

• arxiv url: http://arxiv.org/abs/2604.01583v1
• Date: Thu, 02 Apr 2026 03:51:35 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-03 14:21:10.21555
• Title: Assertain: Automated Security Assertion Generation Using Large Language Models
• Title（参考訳）: Assertain: 大規模言語モデルを用いた自動セキュリティアサーション生成
• Authors: Shams Tarek, Dipayan Saha, Khan Thamid Hasan, Sujan Kumar Saha, Mark Tehranipoor, Farimah Farahmandi,
• Abstract要約: Assertainは、設計分析、Common Weaknession(CWE)マッピング、脅威モデルインテリジェンスを統合して、セキュリティプロパティと実行可能なSystemVerilog Assertionを自動的に生成する自動フレームワークである。 Assertain は GPT-5 を 61.22%、59.49%、67.92% で上回っている。
• 参考スコア（独自算出の注目度）: 2.244201188680868
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: The increasing complexity of modern system-on-chip designs amplifies hardware security risks and makes manual security property specification a major bottleneck in formal property verification. This paper presents Assertain, an automated framework that integrates RTL design analysis, Common Weakness Enumeration (CWE) mapping, and threat model intelligence to automatically generate security properties and executable SystemVerilog Assertions. Assertain leverages large language models with a self-reflection refinement mechanism to ensure both syntactic correctness and semantic consistency. Evaluated on 11 representative hardware designs, Assertain outperforms GPT-5 by 61.22%, 59.49%, and 67.92% in correct assertion generation, unique CWE coverage, and architectural flaw detection, respectively. These results demonstrate that Assertain significantly expands vulnerability coverage, improves assertion quality, and reduces manual effort in hardware security verification.
• Abstract（参考訳）: 現代のシステム・オン・チップ設計の複雑さはハードウェアのセキュリティリスクを増幅し、手動のセキュリティ資産仕様を公式なプロパティ検証において大きなボトルネックにする。 本稿では、RTL設計分析、共通弱度列挙(CWE)マッピング、脅威モデルインテリジェンスを統合してセキュリティ特性と実行可能なSystemVerilog Assertionを自動生成する自動フレームワークであるAssertainについて述べる。 Assertainは、セマンティックな正確性とセマンティックな一貫性の両方を保証するために、自己修正機構を備えた大規模な言語モデルを活用する。 11の代表的なハードウェア設計に基づいて評価され、GPT-5は61.22%、59.49%、67.92%が正しいアサーション生成、ユニークなCWEカバレッジ、アーキテクチャ欠陥検出に優れていた。 これらの結果から、Assertainは脆弱性カバレッジを大幅に拡張し、アサーション品質を改善し、ハードウェアセキュリティ検証における手作業の削減を図っている。

関連論文リスト

• AI-Assisted Hardware Security Verification: A Survey and AI Accelerator Case Study [2.690933408753574]
  このサーベイは、AI支援ハードウェアセキュリティ検証の最近の進歩を合成する。 検証ワークフローの重要な段階として、アセット識別、脅威モデリング、セキュリティテストプラン生成、シミュレーション駆動分析、形式検証、対策推論などの文献を整理する。 AI/LLMベースの自動化は、検証タスクを著しく高速化するが、そのアウトプットは、信頼できるハードウェアセキュリティ保証を保証するために、シミュレーションエビデンス、正式な推論、ベンチマーク駆動評価に基礎をおく必要がある、と私たちは強調する。
  論文  参考訳（メタデータ） (2026-04-02T03:37:18Z)
• Robust Multimodal Safety via Conditional Decoding [52.92816441364308]
  マルチモーダル大規模言語モデル(MLLM)は、有害なクエリが相互モーダル相互作用を悪用した場合、しばしば安全性の低下を経験する。 本稿では,MLLMの内部表現を利用して応答生成前の二項安全トークンを予測する,シンプルな条件付きデコード戦略であるCASAを提案する。
  論文  参考訳（メタデータ） (2026-03-31T23:19:50Z)
• ReasAlign: Reasoning Enhanced Safety Alignment against Prompt Injection Attack [52.17935054046577]
  本稿では、間接的インジェクション攻撃に対する安全性アライメントを改善するためのモデルレベルのソリューションであるReasAlignを提案する。 ReasAlignには、ユーザクエリの分析、競合する命令の検出、ユーザの意図したタスクの継続性を維持するための構造化された推論ステップが組み込まれている。
  論文  参考訳（メタデータ） (2026-01-15T08:23:38Z)
• Automated Red-Teaming Framework for Large Language Model Security Assessment: A Comprehensive Attack Generation and Detection System [4.864011355064205]
  本稿では,大規模言語モデル(LLM)におけるセキュリティ脆弱性を明らかにするための,敵のプロンプトを生成し,実行し,評価する自動リピートフレームワークを提案する。 本フレームワークは,メタプロンプトに基づく攻撃合成,マルチモーダル脆弱性検出,および6つの主要な脅威カテゴリにまたがる標準化された評価プロトコルを統合する。 GPT-OSS-20Bモデルの実験では、21の重大度と12の新たな攻撃パターンを含む47の異なる脆弱性が明らかになった。
  論文  参考訳（メタデータ） (2025-12-21T19:12:44Z)
• SVAgent: AI Agent for Hardware Security Verification Assertion [19.443845373891044]
  本稿では,革新的なSVA自動生成フレームワークであるSVAgentを提案する。 SVAAgentは、元の複雑な要求を構造化され、徐々に解決可能な微細な問題解決チェーンに変換する。 実験により、SVAgentは幻覚やランダムな答えの影響を効果的に抑制できることが示された。
  論文  参考訳（メタデータ） (2025-07-22T03:36:06Z)
• LASA: Enhancing SoC Security Verification with LLM-Aided Property Generation [7.52190283487474]
  形式的プロパティ検証(FPV)は、設計の振る舞いをモデル化し、検証する機能を提供する。 現在のプラクティスでは、そのようなプロパティを作成するためにかなりの手作業が必要で、時間がかかり、コストがかかり、エラーが発生します。 本稿では,LLMと検索拡張生成(RAG)を活用して非空きセキュリティ特性を創出する新しいフレームワークであるLASAを提案する。
  論文  参考訳（メタデータ） (2025-06-22T01:21:03Z)
• ThreatLens: LLM-guided Threat Modeling and Test Plan Generation for Hardware Security Verification [1.0816123715383426]
  ThreatLensは、ハードウェアセキュリティ検証のためのセキュリティ脅威モデリングとテストプラン生成を自動化するマルチエージェントフレームワークである。 このフレームワークは手動検証の労力を削減し、カバレッジを高め、セキュリティ検証に対する構造化された適応可能なアプローチを保証する。
  論文  参考訳（メタデータ） (2025-05-11T03:10:39Z)
• Automated Proof Generation for Rust Code via Self-Evolution [69.25795662658356]
  私たちは、Rustコードの自動証明生成を可能にする、人書きスニペットの欠如を克服するフレームワークであるSAFEを紹介します。 SAFEは、細調整されたモデルの自己老化能力を訓練するために、多数の合成不正確な証明を再利用する。 我々は、人間の専門家によるベンチマークで52.52%の精度で達成し、GPT-4oのパフォーマンス14.39%を大きく上回った。
  論文  参考訳（メタデータ） (2024-10-21T08:15:45Z)
• ASSERT: Automated Safety Scenario Red Teaming for Evaluating the Robustness of Large Language Models [65.79770974145983]
  ASSERT、Automated Safety Scenario Red Teamingは、セマンティックなアグリゲーション、ターゲットブートストラップ、敵の知識注入という3つの方法で構成されている。 このプロンプトを4つの安全領域に分割し、ドメインがモデルの性能にどのように影響するかを詳細に分析する。 統計的に有意な性能差は, 意味的関連シナリオにおける絶対分類精度が最大11%, ゼロショット逆数設定では最大19%の絶対誤差率であることがわかった。
  論文  参考訳（メタデータ） (2023-10-14T17:10:28Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。