論文の概要: Probabilistic Tree Inference Enabled by FDSOI Ferroelectric FETs

• arxiv url: http://arxiv.org/abs/2604.05115v1
• Date: Mon, 06 Apr 2026 19:20:26 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-08 17:42:09.461671
• Title: Probabilistic Tree Inference Enabled by FDSOI Ferroelectric FETs
• Title（参考訳）: FDSOI強誘電体FETによる確率木推定
• Abstract要約: 本稿では,ACAMとGRNGの両方の機能をサポートするモノリシックなFDSOI-FeFETハードウェアプラットフォームを提案する。 従来の決定木と比較して、MNISTの分類精度は40%以上向上している。 これは、リソースに制約のある、安全にクリティカルな環境でBDTをデプロイするためのスケーラブルなソリューションです。
• 参考スコア（独自算出の注目度）: 3.1732175450111284
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Artificial intelligence applications in autonomous driving, medical diagnostics, and financial systems increasingly demand machine learning models that can provide robust uncertainty quantification, interpretability, and noise resilience. Bayesian decision trees (BDTs) are attractive for these tasks because they combine probabilistic reasoning, interpretable decision-making, and robustness to noise. However, existing hardware implementations of BDTs based on CPUs and GPUs are limited by memory bottlenecks and irregular processing patterns, while multi-platform solutions exploiting analog content-addressable memory (ACAM) and Gaussian random number generators (GRNGs) introduce integration complexity and energy overheads. Here we report a monolithic FDSOI-FeFET hardware platform that natively supports both ACAM and GRNG functionalities. The ferroelectric polarization of FeFETs enables compact, energy-efficient multi-bit storage for ACAM, and band-to-band tunneling in the gate-to-drain overlap region and subsequent hole storage in the floating body provides a high-quality entropy source for GRNG. System-level evaluations demonstrate that the proposed architecture provides robust uncertainty estimation, interpretability, and noise tolerance with high energy efficiency. Under both dataset noise and device variations, it achieves over 40% higher classification accuracy on MNIST compared to conventional decision trees. Moreover, it delivers more than two orders of magnitude speedup over CPU and GPU baselines and over four orders of magnitude improvement in energy efficiency, making it a scalable solution for deploying BDTs in resource-constrained and safety-critical environments.
• Abstract（参考訳）: 自律運転、医療診断、金融システムにおける人工知能の応用は、堅牢な不確実性定量化、解釈可能性、耐雑音性を提供する機械学習モデルをますます要求している。 ベイズ決定木 (BDT) は確率論的推論, 解釈可能な意思決定, 騒音に対する頑健性を組み合わせることで, これらのタスクに魅力的なものである。 しかし、CPUとGPUをベースとした既存のBDTのハードウェア実装はメモリボトルネックや不規則な処理パターンによって制限されている一方、アナログコンテンツ調整可能なメモリ(ACAM)とガウス乱数生成器(GRNG)を利用したマルチプラットフォームソリューションは統合複雑性とエネルギーオーバーヘッドをもたらす。 本稿では,ACAMとGRNGの両方機能をネイティブにサポートするモノリシックなFDSOI-FeFETハードウェアプラットフォームについて報告する。 FeFETの強誘電分極により、ACAMのコンパクトでエネルギー効率のよいマルチビット記憶が可能となり、ゲートとドレインの重なり合う領域におけるバンド間トンネルや、浮遊体におけるその後のホール貯蔵は、GRNGの高品質なエントロピー源となる。 システムレベルの評価は,提案アーキテクチャが高エネルギー効率で頑健な不確実性推定,解釈可能性,耐雑音性を提供することを示す。 データセットノイズとデバイスのバリエーションの両方で、従来の決定木と比較して、MNISTの分類精度は40%以上向上する。 さらに、CPUとGPUベースラインを2桁以上スピードアップし、エネルギー効率を4桁以上改善する。

関連論文リスト

• Boltzmann Reinforcement Learning for Noise resilience in Analog Ising Machines [0.8739101659113154]
  本稿では,分散学習フレームワークであるBRAIN(Boltzmann Reinforcement for Analog Ising Networks)を紹介する。 状態ごとのサンプリングから、複数のノイズ測定にまたがる情報の集約に移行することで、BRAINはガウスノイズに耐性を持つ。 BRAINは65,536スピンまでスケールする$mathcalO(N1.55)を提示し、測定の不確実性に対する堅牢性を最大40%まで維持する。
  論文  参考訳（メタデータ） (2026-02-09T20:07:42Z)
• PhyG-MoE: A Physics-Guided Mixture-of-Experts Framework for Energy-Efficient GNSS Interference Recognition [49.955269674859004]
  本稿では,PhyG-MoE(Physics-Guided Mixture-of-Experts)について述べる。 静的アーキテクチャとは異なり、提案システムはスペクトル特性の絡み合いに基づいて信号をルーティングするスペクトルベースのゲーティング機構を用いる。 高容量のTransNeXtエキスパートがオンデマンドでアクティベートされ、飽和シナリオで複雑な機能を分離する一方、軽量のエキスパートは基本的なシグナルを処理してレイテンシを最小化する。
  論文  参考訳（メタデータ） (2026-01-19T07:57:52Z)
• AmbShield: Enhancing Physical Layer Security with Ambient Backscatter Devices against Eavesdroppers [69.56534335936534]
  AmbShieldは自然分布のAmBDを利用して正規チャネルを強化し、eavesdropperを分解するAmBD支援PSSスキームである。 AmbShieldでは、AmBDはランダムに後方散乱して盗聴者の干渉を発生させるフレンドリーなジャマーとして利用され、受動的リレーは所望の信号を後方散乱して正当な装置の容量を高める。
  論文  参考訳（メタデータ） (2026-01-14T20:56:50Z)
• Resource-Efficient and Robust Inference of Deep and Bayesian Neural Networks on Embedded and Analog Computing Platforms [0.4441866681085516]
  この研究は、アルゴリズムとハードウェアの効率を共同で追求することで、ニューラルネットワークのリソース効率と堅牢な推論を促進する。 最初のコントリビューションであるGalenは、感度分析とハードウェア・イン・ザ・ループフィードバックによって導かれる自動層特異的圧縮を実行する。 第2の作業は確率的推論を前進させ、コストのかかるサンプリングを置き換え、コンパイラスタックに統合し、組み込み推論を最適化する分析およびアンサンブル近似を開発する。
  論文  参考訳（メタデータ） (2025-10-28T20:34:53Z)
• PlatformX: An End-to-End Transferable Platform for Energy-Efficient Neural Architecture Search [10.727973227148114]
  エッジデバイスに適した効率的なディープニューラルネットワーク(DNN)を設計するための強力なツールとして、ハードウェア・アウェア・ニューラル・アーキテクチャ(HW-NAS)が登場した。 制約を克服するために,完全に自動化され,転送可能なHW-NASフレームワークであるPlatformXを提案する。
  論文  参考訳（メタデータ） (2025-10-10T04:22:14Z)
• Large-Scale Model Enabled Semantic Communication Based on Robust Knowledge Distillation [45.347078403677216]
  大規模モデル(LSM)は意味表現と理解に有効なフレームワークである。 しかしながら、それらの直接的なデプロイメントは、しばしば高い計算複雑性とリソース要求によって妨げられる。 本稿では,新しい知識蒸留に基づくセマンティックコミュニケーションフレームワークを提案する。
  論文  参考訳（メタデータ） (2025-08-04T07:47:18Z)
• Backscatter Device-aided Integrated Sensing and Communication: A Pareto Optimization Framework [59.30060797118097]
  統合センシング・通信(ISAC)システムは、密集した都市非視線シナリオにおいて大きな性能劣化に遭遇する可能性がある。 本稿では,自然環境に分散した受動的BDを利用した後方散乱近似(BD)支援ISACシステムを提案する。
  論文  参考訳（メタデータ） (2025-07-12T17:11:06Z)
• Pseudo Random Number Generator using Internet-of-Things Techniques on Portable Field-Programmable-Gate-Array Platform [0.0]
  本稿では、FPGAプラットフォーム上に実装されたロジスティックマップ、ダブル振り子、マルチLFSRを含む3つのIoTベースのPRNGモデルの比較研究を行う。 Multi-LFSR、ロジスティックマップ、ダブル振り子モデルと比較すると、完全な品質のランダム性が得られる。 Multi-LFSRは、低レイテンシ、消費電力、リソース効率設計のため、独自のものになっている。
  論文  参考訳（メタデータ） (2025-04-02T20:07:55Z)
• Synergistic Development of Perovskite Memristors and Algorithms for Robust Analog Computing [53.77822620185878]
  本稿では,ペロブスカイト・メムリスタの製作を同時に最適化し,ロバストなアナログDNNを開発するための相乗的手法を提案する。 BO誘導ノイズインジェクションを利用したトレーニング戦略であるBayesMultiを開発した。 我々の統合されたアプローチは、より深くより広いネットワークでのアナログコンピューティングの使用を可能にし、最大100倍の改善を実現します。
  論文  参考訳（メタデータ） (2024-12-03T19:20:08Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• Neuromorphic Split Computing with Wake-Up Radios: Architecture and Design via Digital Twinning [97.99077847606624]
  本研究は,遠隔・無線接続型NPUからなる分割計算機システムに,覚醒無線機構を組み込んだ新しいアーキテクチャを提案する。 覚醒無線に基づくニューロモルフィックスプリットコンピューティングシステムの設計における重要な課題は、検知、覚醒信号検出、意思決定のためのしきい値の選択である。
  論文  参考訳（メタデータ） (2024-04-02T10:19:04Z)
• Energy-efficient Task Adaptation for NLP Edge Inference Leveraging Heterogeneous Memory Architectures [68.91874045918112]
  Adapter-ALBERTは、様々なタスクにわたる最大データ再利用のための効率的なモデル最適化である。 検証されたNLPエッジアクセラレータ上でシミュレーションを行うことにより、モデルを不均一なオンチップメモリアーキテクチャにマッピングする利点を実証する。
  論文  参考訳（メタデータ） (2023-03-25T14:40:59Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。