論文の概要: Large-Scale Quantum Circuit Simulation on HPC Cluster via Cache Blocking, Boosting, and Gate Fusion Optimization
- arxiv url: http://arxiv.org/abs/2604.12256v1
- Date: Tue, 14 Apr 2026 04:07:24 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-04-15 19:11:32.228088
- Title: Large-Scale Quantum Circuit Simulation on HPC Cluster via Cache Blocking, Boosting, and Gate Fusion Optimization
- Title（参考訳）: キャッシュブロッキング、ブースティング、ゲート融合最適化によるHPCクラスタ上の大規模量子回路シミュレーション
- Authors: Chuan-Chi Wang, Yan-Jie Wang, Chia-Heng Tu, Shih-Hao Hung,
- Abstract要約: 量子回路シミュレーションは量子アルゴリズムの開発に不可欠である。
フル状態量子回路シミュレーションは、大規模な量子系のシミュレーション時間が指数関数的に増加するため、課題を提起する。
本稿では,データの局所性と計算効率を最適化し,シミュレーション性能を向上させるフレームワークを提案する。
- 参考スコア（独自算出の注目度）: 5.552529422486661
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Quantum circuit simulation is crucial for the development of quantum algorithms, particularly given the high cost and noise limitations of physical quantum hardware. While full-state quantum circuit simulation is commonly employed for prototyping and debugging, it poses challenges because of the exponential increase in simulation time for large quantum systems. In this work, we propose an extensible framework designed to enhance simulation performance by optimizing both data locality and computational efficiency, thereby addressing these challenges. This framework is seamlessly integrated with an optimizer that restructures quantum circuits and a simulator that adjusts execution strategies for various quantum operations. For the newly developed components, merge booster and diagonal detector, the underlying algorithms are inspired by the principles of quantum entanglement and gate fusion, as well as by the limitations identified in existing third-party simulation libraries. The experiments were conducted on eight DGX-H100 workstations, each equipped with eight NVIDIA H100 GPUs, employing both gate-level and circuit-level benchmarks. The results indicate a speedup of up to 160 times for circuit-level benchmarks and an acceleration of up to 34 times for diagonal-heavy gate-level benchmarks compared to existing simulators. The proposed methodologies are anticipated to deliver more robust and faster quantum circuit simulations, thereby fostering the advancement of novel quantum algorithms.
- Abstract（参考訳）: 量子回路シミュレーションは、特に物理量子ハードウェアのコストとノイズの制限を考えると、量子アルゴリズムの開発に不可欠である。
実状態量子回路シミュレーションは一般にプロトタイピングやデバッギングに使用されるが、大規模な量子系におけるシミュレーション時間の指数関数的な増加により問題が発生する。
本研究では,データ局所性と計算効率を最適化し,これらの課題に対処し,シミュレーション性能を向上させるための拡張可能なフレームワークを提案する。
このフレームワークは、量子回路を再構成するオプティマイザと、様々な量子演算の実行戦略を調整するシミュレータとシームレスに統合されている。
新たに開発されたコンポーネントであるマージブースターと対角検出器では、基礎となるアルゴリズムは量子絡み合いとゲート融合の原理や、既存のサードパーティのシミュレーションライブラリで特定されている制限にインスパイアされている。
実験は8台のDGX-H100ワークステーションで行われ、それぞれ8台のNVIDIA H100 GPUを搭載し、ゲートレベルとサーキットレベルの両方のベンチマークを使用した。
その結果,回路レベルのベンチマークでは最大160倍,対角方向のゲートレベルのベンチマークでは最大34倍の高速化が得られた。
提案手法は、より堅牢で高速な量子回路シミュレーションを提供することが期待され、新しい量子アルゴリズムの進歩が促進される。
関連論文リスト
- Digital Quantum Simulation of the Holstein-Primakoff Transformation on Noisy Qubits [40.8066152850216]
クラウドベースの超伝導量子プロセッサ上でのボソニックモードのディジタル量子シミュレーションについて検討する。
アルゴリズムとハードウェアが引き起こすエラーの相互作用を検証し、最適なシミュレーションパラメータを同定する。
論文 参考訳（メタデータ） (2026-02-19T20:14:04Z) - Pilot-Wave Simulator: Exact Classical Sampling from Ideal and Noisy Quantum Circuits up to Hundreds of Qubits [1.9573380763700712]
本稿では,テンソルネットワークの収縮手法をマルコフプロセスに統合する,正確なサンプリングアルゴリズムを提案する。
実演として,最大476量子ビットのQAOA回路からサンプルを生成するという課題を対象としている。
論文 参考訳（メタデータ） (2025-10-28T09:33:11Z) - VQC-MLPNet: An Unconventional Hybrid Quantum-Classical Architecture for Scalable and Robust Quantum Machine Learning [50.95799256262098]
変分量子回路(VQC)は量子機械学習を約束するが、表現性、訓練性、耐雑音性の課題に直面している。
本稿では,VQCが学習中に古典多層パーセプトロンの第一層重みを生成するハイブリッドアーキテクチャであるVQC-MLPNetを提案する。
論文 参考訳（メタデータ） (2025-06-12T01:38:15Z) - QOPS: A Compiler Framework for Quantum Circuit Simulation Acceleration with Profile Guided Optimizations [0.38836072943850625]
本研究は、量子回路シミュレーション加速のためのプロファイル誘導最適化(PGO)を可能にする量子コンパイラフレームワークQOPSを提案する。
シミュレータ固有のPGOをベンチマークに適用して、シミュレーション速度を1.19倍に加速することができる。
ハードウェア非依存のPGOでは、最適化されていないバージョンに対して21%の性能向上を達成しているブルートフォース機構と比較して、PGOは、ブルートフォースアプローチよりも63パーセント少ないコンパイル時間で16%のスピードアップを達成することができる。
論文 参考訳（メタデータ） (2024-10-12T01:54:09Z) - Leapfrogging Sycamore: Harnessing 1432 GPUs for 7$\times$ Faster Quantum Random Circuit Sampling [40.83618005962484]
ランダム量子回路サンプリングは、量子計算の利点を示すベンチマークとして機能する。
古典的アルゴリズムの最近の進歩は、古典的シミュレーション時間を大幅に短縮した。
我々の研究は、TextitSycamoreの量子優位性という主張を否定する最初の明白な実験的証拠を提供する。
論文 参考訳（メタデータ） (2024-06-27T05:01:47Z) - Queen: A quick, scalable, and comprehensive quantum circuit simulation for supercomputing [2.821829060100186]
ゲート最適化とシミュレーションモジュールからなる革新的な量子回路シミュレーションツールキットを提案する。
我々はQuEST、IBM-Aer、NVIDIA-cuQuantumなどの最先端シミュレータと比較して平均9倍のスピードアップを実現している。
提案手法は,より高速な量子回路シミュレーションを実現するため,新しい量子アルゴリズムの開発を容易にする。
論文 参考訳（メタデータ） (2024-06-20T08:00:41Z) - Parallel Quantum Computing Simulations via Quantum Accelerator Platform Virtualization [44.99833362998488]
本稿では,量子回路実行の並列化モデルを提案する。
このモデルはバックエンドに依存しない機能を利用することができ、任意のターゲットバックエンド上で並列量子回路の実行を可能にする。
論文 参考訳（メタデータ） (2024-06-05T17:16:07Z) - State of practice: evaluating GPU performance of state vector and tensor network methods [2.4851820343103035]
本稿では,8種類の量子サブルーチンを用いたテストベンチにおける現状シミュレーション手法の限界について検討する。
我々は,最大1桁のスピードアップを達成し,最適なシミュレーション戦略を選択する方法について強調する。
論文 参考訳（メタデータ） (2024-01-11T09:22:21Z) - Decomposition of Matrix Product States into Shallow Quantum Circuits [62.5210028594015]
テンソルネットワーク(TN)アルゴリズムは、パラメタライズド量子回路(PQC)にマッピングできる
本稿では,現実的な量子回路を用いてTN状態を近似する新しいプロトコルを提案する。
その結果、量子回路の逐次的な成長と最適化を含む1つの特定のプロトコルが、他の全ての手法より優れていることが明らかとなった。
論文 参考訳（メタデータ） (2022-09-01T17:08:41Z) - Tensor Network Quantum Virtual Machine for Simulating Quantum Circuits
at Exascale [57.84751206630535]
本稿では,E-scale ACCelerator(XACC)フレームワークにおける量子回路シミュレーションバックエンドとして機能する量子仮想マシン(TNQVM)の近代化版を提案する。
新バージョンは汎用的でスケーラブルなネットワーク処理ライブラリであるExaTNをベースにしており、複数の量子回路シミュレータを提供している。
ポータブルなXACC量子プロセッサとスケーラブルなExaTNバックエンドを組み合わせることで、ラップトップから将来のエクサスケールプラットフォームにスケール可能なエンドツーエンドの仮想開発環境を導入します。
論文 参考訳（メタデータ） (2021-04-21T13:26:42Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。