論文の概要: Design automation and space-time reduction for surface-code logical operations using a SAT-based EDA kernel compatible with general encodings

• arxiv url: http://arxiv.org/abs/2604.12560v1
• Date: Tue, 14 Apr 2026 10:42:01 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-15 19:11:32.39705
• Title: Design automation and space-time reduction for surface-code logical operations using a SAT-based EDA kernel compatible with general encodings
• Title（参考訳）: SAT-based EDAカーネルを用いた表面符号論理演算の設計自動化と時空間化
• Authors: Wang Liao, Rei Tokami, Yasunari Suzuki,
• Abstract要約: 表面符号と格子手術に基づくフォールトトレラント量子コンピュータ(FTQC)が広く研究されている。 時間的コストの低い論理演算を識別できるフレームワークには強い需要がある。 表面コード論理演算の検証と最適化を行うEDAカーネルである KOVAL-Q を提案する。
• 参考スコア（独自算出の注目度）: 0.8928448861727274
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Fault-tolerant quantum computers (FTQCs) based on surface codes and lattice surgery have been widely studied, and there is strong demand for a framework that can identify logical operations with low space-time cost, verify their functionality and fault tolerance, and demonstrate their optimality within a given search space, much like electronic design automation (EDA) in classical circuit design. In this paper, we propose KOVAL-Q, an EDA kernel that verifies and optimizes surface-code logical operations by formulating them as a satisfiability (SAT) problem. Compared with existing SAT-based frameworks such as LaSsynth, our method can handle logical qubits with more flexible surface-code encodings, both as target configurations and as intermediate states. This extension enables the optimization of advanced layouts, such as fast blocks, and broadens the search space for logical operations. We demonstrate that KOVAL-Q can determine the minimum execution time of fundamental logical operations in given spatial layouts, such as $d$-cycle logical CNOTs and $2d$-cycle patch rotations. Their use reduces the execution time of widely studied FTQC applications by about 10% under a simplified scheduling model. KOVAL-Q consists of three subkernels corresponding to different types of constraints, which facilitates its integration as a submodule into scalable heuristic frameworks. Thus, our proposal provides an essential framework for optimizing and validating core FTQC subroutines.
• Abstract（参考訳）: 表面符号と格子手術に基づくフォールトトレラント量子コンピュータ(FTQC)は広く研究されており、古典回路設計における電子設計自動化(EDA)と同様に、低時空コストで論理演算を識別し、その機能と耐障害性を検証できるフレームワークが要求されている。 本稿では,表面コード論理演算の検証と最適化を行うEDAカーネル KOVAL-Q を提案する。 LaSsynthのような既存のSATベースのフレームワークと比較して、我々の手法は、ターゲット構成や中間状態として、より柔軟な曲面符号化を持つ論理量子ビットを処理できる。 この拡張により、高速ブロックなどの高度なレイアウトの最適化が可能になり、論理演算のための検索スペースが拡張される。 KOVAL-Qは、所定の空間配置における基本論理演算の最小実行時間($d$-cycle logical CNOTs)や$d$-cycle patch rotations($d$-cycle patch rotations)など)を決定することができる。 これらの利用により、広く研究されているFTQCアプリケーションの実行時間を、単純化されたスケジューリングモデルで約10%削減できる。 KOVAL-Qは、異なるタイプの制約に対応する3つのサブカーネルで構成されており、拡張性のあるヒューリスティックフレームワークへのサブモジュールとしての統合を容易にする。 そこで本提案では,FTQCサブルーチンの最適化と検証に不可欠なフレームワークを提案する。

関連論文リスト

• Beyond Test-Time Training: Learning to Reason via Hardware-Efficient Optimal Control [86.63490309209378]
  我々は、最適制御として推論を定式化し、推論時に潜在状態に対して有限水平LQR計画を行うテスト時間制御層を導入する。 アーキテクチャ層として最適制御を組み込むことは、テスト時間トレーニングを超えた推論のための効果的でスケーラブルなメカニズムを提供することを実証する。
  論文  参考訳（メタデータ） (2026-03-10T05:42:13Z)
• RASCqL: Reaction-time-limited Architecture for Space-time-efficient Complex qLDPC Logic [0.39768138694503036]
  RASCqLは、時空効率のqLDPC論理のための応答時間制限アーキテクチャである。 量子算術、テーブルルックアップ、マジックステート蒸留などのアルゴリズムのサブルーチンをqLDPCコードで直接サポートする。 RASCqLは、最先端のサーフェスコードアーキテクチャに匹敵する、時空のコストで重要なアルゴリズムのサブルーチンを実装している。
  論文  参考訳（メタデータ） (2026-02-15T18:52:25Z)
• Conflict-Driven Clause Learning with VSIDS Heuristics for Discrete Facility Layout [0.0]
  本稿では,コンフリクト駆動型クローズラーニング(CDCL)とDSを個別の施設レイアウト問題に対する計算エンジンとして用いることを検討した。 レイアウト実現のためのCNFベースの定式化を開発し,CDCLベースのSAT解とCPSATおよびMILPの定式化を比較した。
  論文  参考訳（メタデータ） (2025-12-19T20:03:37Z)
• Constraint-Optimal Driven Allocation for Scalable QEC Decoder Scheduling [3.7768601360100647]
  フォールトトレラント量子コンピューティングは、量子エラー補正症候群の高速かつ正確な復号化を必要とする。 大規模システムでは、利用可能なデコーダの数は論理量子ビットの数よりもはるかに少ないため、基本的な資源不足につながる。 この制限に対処するため、仮想量子デコーダ(VQD)アーキテクチャは複数のキュービットにまたがる限定的なデコーダのプールを共有するために提案されている。
  論文  参考訳（メタデータ） (2025-12-02T09:07:00Z)
• Scalable Constant-Time Logical Gates for Large-Scale Quantum Computation Using Window-Based Correlated Decoding [11.657137510701165]
  フォールトトレラント量子コンピューティングにおける重要な課題は、論理ゲートを実装するオーバーヘッドを減らすことである。 本稿では,遅延固定回路とウィンドウベース相関復号回路を用いたアーキテクチャを提案する。 この設計は、定数時間と普遍論理ゲートのサポートを維持しながら、復号化の頻度と持続時間を著しく削減する。
  論文  参考訳（メタデータ） (2024-10-22T12:44:41Z)
• Fast and Parallelizable Logical Computation with Homological Product Codes [3.4338109681532027]
  高速量子低密度パリティチェック(qLDPC)符号は、量子ビット数を減少させるルートを約束するが、低空間コストを維持しながら計算を行うには、演算のシリアライズと余分な時間コストが必要である。 我々はqLDPC符号の高速かつ並列化可能な論理ゲートを設計し、量子加算器のようなアルゴリズム上の重要なサブルーチンに対するその有用性を実証した。
  論文  参考訳（メタデータ） (2024-07-26T03:49:59Z)
• Qubit efficient quantum algorithms for the vehicle routing problem on NISQ processors [48.68474702382697]
  時間窓付き車両ルーティング問題(VRPTW)は、ロジスティクス業界で直面する一般的な最適化問題である。 そこで本研究では,以前に導入した量子ビット符号化方式を用いて,バイナリ変数の数を削減した。
  論文  参考訳（メタデータ） (2023-06-14T13:44:35Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• Logical blocks for fault-tolerant topological quantum computation [55.41644538483948]
  本稿では,プラットフォームに依存しない論理ゲート定義の必要性から,普遍的なフォールトトレラント論理の枠組みを提案する。 資源オーバーヘッドを改善するユニバーサル論理の新しいスキームについて検討する。 境界のない計算に好適な論理誤差率を動機として,新しい計算手法を提案する。
  論文  参考訳（メタデータ） (2021-12-22T19:00:03Z)
• Transformer-based Machine Learning for Fast SAT Solvers and Logic Synthesis [63.53283025435107]
  CNFベースのSATとMaxSATは論理合成と検証システムの中心である。 そこで本研究では,Transformerアーキテクチャから派生したワンショットモデルを用いて,MaxSAT問題の解法を提案する。
  論文  参考訳（メタデータ） (2021-07-15T04:47:35Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。