論文の概要: A Modular and T-Gate Efficient Architecture for Quantum Leading-Zero/One Counter
- arxiv url: http://arxiv.org/abs/2604.13943v1
- Date: Wed, 15 Apr 2026 14:55:19 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-04-16 20:38:32.591151
- Title: A Modular and T-Gate Efficient Architecture for Quantum Leading-Zero/One Counter
- Title（参考訳）: 量子リード型ゼロ/1カウンタのためのモジュールおよびTゲート効率の良いアーキテクチャ
- Authors: Lei-Han Yao, Shang-Wei Lin, Yu-Chung Chen, Yean-Ru Chen,
- Abstract要約: Quantum Leading-Zero/One Counter (QLZOC) は量子算術の基本的な構成要素である。
本稿では,数える処理を条件付きビットフリップ操作のシーケンスに書き換えることにより,QLZOCのスケーラブルでモジュール化された資源効率の高いアーキテクチャを提案する。
我々の設計は、最先端の設計よりも40%のT数削減と60%のT数削減を実現している。
- 参考スコア（独自算出の注目度）: 1.7423975970647592
- License: http://creativecommons.org/licenses/by-nc-nd/4.0/
- Abstract: The Quantum Leading-Zero/One Counter (QLZOC) is a fundamental component in quantum arithmetic, playing a critical role in normalization, floating-point units, dynamic range scaling, and logarithmic approximations. Conventional designs primarily rely on direct Boolean-to-quantum mapping, which results in inefficient resource utilization such as irregular gate growth and width-dependent resource overhead. In this work, we propose a scalable, modular, and resource efficient architecture for QLZOC by reformulating the counting process into a sequence of systematic conditional bit-flip operations. Moreover, our design achieves functional polymorphism so that the same design can be easily toggled between zero and one detection, while ensuring seamless scalability to any bit-width without manual re-tuning. We further introduce a Parallel QLZOC (PQLZOC) variant and a Fan-Out optimized (FO-PQLZOC) design. In this work, we evaluate resource efficiency based on the classic criteria about T gates, including the number of total T gates being used (T-count) and the number of sequential T gate layers (T-depth). By exploiting the properties of all-zero/one qubit blocks and a hierarchical merge strategy, the proposed FO-PQLZOC reduces the T-depth from O(m) to O(log m), where m is the input size. Comparative analysis demonstrates that our optimized architecture achieves a 40% reduction in T-count and a 60% reduction in T-depth over state-of-the-art designs, providing a high-performance, T-gate efficient solution for general-purpose quantum arithmetic processors.
- Abstract（参考訳）: Quantum Leading-Zero/One Counter (QLZOC) は量子算術の基本的要素であり、正規化、浮動小数点演算、ダイナミックレンジスケーリング、対数近似において重要な役割を果たす。
従来の設計は直接ブール-量子マッピングに依存しており、不規則なゲート成長や幅依存のリソースオーバーヘッドといった非効率な資源利用をもたらす。
本研究では, QLZOC のための拡張性, モジュール性, リソース効率のよいアーキテクチャを提案する。
さらに,本設計では,任意のビット幅へのシームレスな拡張性を手動で調整することなく,同じ設計をゼロと1で簡単に切り替えることができる機能多型を実現している。
さらに、Parallel QLZOC(PQLZOC)とFan-Out最適化(FO-PQLZOC)の設計を導入する。
本研究では,使用中のTゲートの総数(Tカウント)や連続Tゲートの層数(Tディープス)など,Tゲートに関する古典的な基準に基づいて資源効率を評価する。
全ゼロ/1量子ビットブロックの特性と階層的マージ戦略を利用して、提案したFO-PQLZOCは、入力サイズmが入力サイズであるO(m)からO(log m)へのT深度を減少させる。
比較分析により、我々の最適化されたアーキテクチャは、最先端の設計よりも40%のT数削減と60%のT数削減を実現し、汎用量子演算プロセッサのための高性能なTゲート効率のソリューションを提供することが示された。
関連論文リスト
- Scalable Preparation of Matrix Product States with Sequential and Brick Wall Quantum Circuits [0.0]
マトリックス製品状態(MPS)は、回路の複雑さのために精度が交換されるときにより効率的な構成を認める。
この作業では,両戦略の長所をひとつのパイプラインで組み合わせた,エンドツーエンドのMPS準備フレームワークを導入している。
論文 参考訳（メタデータ） (2026-02-12T15:07:11Z) - Unlocking Symbol-Level Precoding Efficiency Through Tensor Equivariant Neural Network [84.22115118596741]
シンボルレベルのプリコーディングにおいて,推論の複雑さの低いエンドツーエンドディープラーニング(DL)フレームワークを提案する。
提案手法は,従来の手法よりも約80倍の高速化を実現しつつ,SLPの大幅な性能向上を達成できることを示す。
論文 参考訳（メタデータ） (2025-10-02T15:15:50Z) - Resource Analysis of Low-Overhead Transversal Architectures for Reconfigurable Atom Arrays [38.6948808036416]
本稿では,大規模フォールトトレラント量子アルゴリズムのレイアウトと資源推定をサポートする低オーバヘッドアーキテクチャを提案する。
2048ビットのRSAファクタリングは5.6日で19万キュービットで実行でき、QECサイクルは1ミリ秒である。
論文 参考訳（メタデータ） (2025-05-21T18:00:18Z) - Survival of the Optimized: An Evolutionary Approach to T-depth Reduction [2.089191490381739]
量子エラー補正(Quantum Error Correction, QEC)は、実用的フォールトトレラント量子コンピューティング(FTQC)の基盤である
回路ゲートが大きくなると、シーケンシャルなTゲート層("T-deepth")がオーバヘッドを増幅する。
最適層マージパターンを近似した数学的定式化を導入する。
我々は最先端手法よりもT深度が2.58倍向上した。
論文 参考訳（メタデータ） (2025-04-13T00:55:18Z) - ZeroLM: Data-Free Transformer Architecture Search for Language Models [54.83882149157548]
現在の自動プロキシ発見アプローチは、検索時間の拡張、データの過度なオーバーフィットへの感受性、構造的な複雑さに悩まされている。
本稿では,効率的な重み統計によるモデルキャパシティの定量化を目的とした,新しいゼロコストプロキシ手法を提案する。
本評価は,FlexiBERT ベンチマークで Spearman's rho 0.76 と Kendall's tau 0.53 を達成し,このアプローチの優位性を示すものである。
論文 参考訳（メタデータ） (2025-03-24T13:11:22Z) - The Art of Optimizing T-Depth for Quantum Error Correction in Large-Scale Quantum Computing [2.089191490381739]
量子エラー補正(Quantum Error Correction, QEC)は、大規模量子計算におけるフォールトトレランスを保証する。
T深度を最小化することは、フォールトトレラント量子コンピューティングにおける資源効率の最適化に不可欠である。
拡張係数に基づくIDゲート挿入戦略を導入し、当初非還元性に分類されていた回路のより深い削減を実現する。
論文 参考訳（メタデータ） (2025-03-08T03:48:21Z) - Tensor Product Attention Is All You Need [61.3442269053374]
プロダクトアテンション(TPA)は、テンソル分解を使用してクエリ、キー、値をコンパクトに表現する新しいアテンションメカニズムである。
TPAは、メモリ効率とともに改善されたモデル品質を実現する。
TPAに基づいて,シーケンスモデリングのための新しいモデルアーキテクチャであるProducT ATTion Transformer (T6)を紹介する。
論文 参考訳（メタデータ） (2025-01-11T03:37:10Z) - AdaLog: Post-Training Quantization for Vision Transformers with Adaptive Logarithm Quantizer [54.713778961605115]
Vision Transformer (ViT) はコンピュータビジョンコミュニティにおいて最も普及しているバックボーンネットワークの1つである。
本稿では,AdaLog(Adaptive Logarithm AdaLog)量子化器を提案する。
論文 参考訳（メタデータ） (2024-07-17T18:38:48Z) - Global Vision Transformer Pruning with Hessian-Aware Saliency [93.33895899995224]
この研究はヴィジュアルトランスフォーマー(ViT)モデルの共通設計哲学に挑戦する。
遅延を意識した規則化による直接遅延低減を実現し,すべての層や構造に匹敵する新しいヘッセン型構造解析基準を導出する。
DeiT-Baseモデルで反復的なプルーニングを実行すると、NViT(Novel ViT)と呼ばれる新しいアーキテクチャファミリが生まれ、パラメータをより効率的に利用する新しいパラメータが現れる。
論文 参考訳（メタデータ） (2021-10-10T18:04:59Z) - Adaptive pruning-based optimization of parameterized quantum circuits [62.997667081978825]
Variisyハイブリッド量子古典アルゴリズムは、ノイズ中間量子デバイスの使用を最大化する強力なツールである。
我々は、変分量子アルゴリズムで使用されるそのようなアンサーゼを「効率的な回路訓練」(PECT)と呼ぶ戦略を提案する。
すべてのアンサッツパラメータを一度に最適化する代わりに、PECTは一連の変分アルゴリズムを起動する。
論文 参考訳（メタデータ） (2020-10-01T18:14:11Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。