論文の概要: Emulation-based System-on-Chip Security Verification: Challenges and Opportunities
- arxiv url: http://arxiv.org/abs/2604.15073v1
- Date: Thu, 16 Apr 2026 14:38:02 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-04-17 21:29:31.94927
- Title: Emulation-based System-on-Chip Security Verification: Challenges and Opportunities
- Title（参考訳）: シミュレーションに基づくシステム・オン・チップのセキュリティ検証:課題と機会
- Authors: Tanvir Rahman, Shuvagata Saha, Ahmed Y. Alhurubi, Sujan Kumar Saha, Farimah Farahmandi, Mark Tehranipoor,
- Abstract要約: ハードウェアエミュレーションは、シリコン以前の検証技術としてますます重要になってきています。
我々は、アサーションベースのセキュリティチェック、カバレッジ駆動探索、敵検定、情報フロー追跡、障害注入、およびサイドチャネル指向の評価にまたがって、以前の作業の状況を整理する。
AI支援エミュレーション、デジタルセキュリティツイン、チップレットスケールのセキュリティ探索、自動脆弱性評価、クラウドスケールのセキュアエミュレーションなど、新たな方向性について議論する。
- 参考スコア（独自算出の注目度）: 1.9091520236263388
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Increasing system-on-chip (SoC) heterogeneity, deep hardware/software integration, and the proliferation of third-party intellectual property (IP) have brought security validation to the forefront of semiconductor design. While simulation and formal verification remain indispensable, they often struggle to expose vulnerabilities that emerge only under realistic execution conditions, long software-driven interactions, and adversarial stimuli. In this context, hardware emulation is emerging as an increasingly important pre-silicon verification technology because it enables higher-throughput execution of RTL designs under realistic hardware/software workloads while preserving sufficient fidelity for security-oriented analysis. This paper presents a comprehensive survey and perspective on emulation-based security verification and validation. We organize the landscape of prior work across assertion-based security checking, coverage-driven exploration, adversarial testing, information-flow tracking, fault injection, and side-channel-oriented evaluation. We provide a structured view of emulation-enabled security verification workflows, including instrumentation, stimulus generation, runtime monitoring, and evidence-driven analysis. We also examine practical challenges related to observability, scalability, property specification, and the definition of security-oriented coverage metrics for emulation-based verification. Finally, we discuss emerging directions such as AI-assisted emulation, digital security twins, chiplet-scale security exploration, automated vulnerability assessment, and cloud-scale secure emulation. Overall, this paper positions emulation as a promising foundation for the next generation of pre-silicon hardware security assurance.
- Abstract（参考訳）: システムオンチップ(SoC)の不均一性の増加、ハードウェア/ソフトウェア統合の深化、サードパーティの知的財産(IP)の普及は、半導体設計の最前線にセキュリティの検証をもたらした。
シミュレーションと形式的検証は依然として不可欠であるが、現実的な実行条件、長いソフトウェア駆動のインタラクション、敵の刺激の下でのみ現れる脆弱性を明らかにするのに苦労することが多い。
この文脈において、ハードウェアエミュレーションは、セキュリティ指向の分析に十分な忠実さを維持しつつ、リアルなハードウェア/ソフトウェアワークロード下でのRTL設計の高スループット実行を可能にするため、シリコン前検証技術としてますます重要になってきています。
本稿では,エミュレーションに基づくセキュリティ検証と検証に関する総合的な調査と展望を示す。
我々は、アサーションベースのセキュリティチェック、カバレッジ駆動探索、敵検定、情報フロー追跡、障害注入、およびサイドチャネル指向の評価にまたがって、以前の作業の状況を整理する。
本研究では,エミュレーション可能なセキュリティ検証ワークフローを構造化したビューとして,インスツルメンテーション,刺激生成,ランタイム監視,エビデンス駆動分析を提案する。
また、可観測性、スケーラビリティ、プロパティ仕様、エミュレーションに基づく検証のためのセキュリティ指向カバレッジメトリクスの定義に関する実践的課題についても検討する。
最後に、AI支援エミュレーション、デジタルセキュリティツイン、チップレットスケールのセキュリティ探索、自動脆弱性評価、クラウドスケールのセキュアエミュレーションなど、新たな方向性について議論する。
本論文は,次世代のシリコンハードウェアセキュリティ保証の基盤としてエミュレーションを位置づけている。
関連論文リスト
- AI-Assisted Hardware Security Verification: A Survey and AI Accelerator Case Study [2.690933408753574]
このサーベイは、AI支援ハードウェアセキュリティ検証の最近の進歩を合成する。
検証ワークフローの重要な段階として、アセット識別、脅威モデリング、セキュリティテストプラン生成、シミュレーション駆動分析、形式検証、対策推論などの文献を整理する。
AI/LLMベースの自動化は、検証タスクを著しく高速化するが、そのアウトプットは、信頼できるハードウェアセキュリティ保証を保証するために、シミュレーションエビデンス、正式な推論、ベンチマーク駆動評価に基礎をおく必要がある、と私たちは強調する。
論文 参考訳（メタデータ） (2026-04-02T03:37:18Z) - Detecting Object Tracking Failure via Sequential Hypothesis Testing [80.7891291021747]
ビデオにおけるリアルタイムのオンラインオブジェクト追跡は、コンピュータビジョンにおける中核的なタスクである。
本稿では,物体追跡を逐次的仮説テストとして解釈することを提案する。
本研究では,地中追跡情報と内部追跡情報の両方を活用することにより,教師なしと教師なしの両方の変種を提案する。
論文 参考訳（メタデータ） (2026-02-13T14:57:15Z) - ORCA -- An Automated Threat Analysis Pipeline for O-RAN Continuous Development [57.61878484176942]
Open-Radio Access Network (O-RAN)は、多くのソフトウェアコンポーネントをクラウドのようなデプロイメントに統合し、これまで考えられていなかったセキュリティ脅威に無線アクセスネットワークを開放する。
現在の脆弱性評価の実践は、しばしば手動、労働集約、主観的な調査に依存しており、脅威分析の不整合につながる。
人間の介入や関連するバイアスを最小限に抑えるために,自然言語処理(NLP)を活用する自動パイプラインを提案する。
論文 参考訳（メタデータ） (2026-01-20T07:31:59Z) - CaMeLs Can Use Computers Too: System-level Security for Computer Use Agents [60.98294016925157]
AIエージェントは、悪意のあるコンテンツがエージェントの行動をハイジャックして認証情報を盗んだり、金銭的損失を引き起こすような、インジェクション攻撃に弱い。
CUAのためのシングルショットプランニングでは、信頼できるプランナーが、潜在的に悪意のあるコンテンツを観察する前に、条件付きブランチで完全な実行グラフを生成する。
このアーキテクチャ分離は命令インジェクションを効果的に防止するが、ブランチステアリング攻撃を防ぐには追加の対策が必要であることを示す。
論文 参考訳（メタデータ） (2026-01-14T23:06:35Z) - OS-Sentinel: Towards Safety-Enhanced Mobile GUI Agents via Hybrid Validation in Realistic Workflows [77.95511352806261]
VLM(Vision-Language Models)を利用したコンピュータ利用エージェントは、モバイルプラットフォームのようなデジタル環境を操作する上で、人間のような能力を実証している。
我々は,明示的なシステムレベルの違反を検出するための形式検証器と,文脈的リスクとエージェント行動を評価するコンテキスト判断器を組み合わせた,新しいハイブリッド安全検出フレームワークOS-Sentinelを提案する。
論文 参考訳（メタデータ） (2025-10-28T13:22:39Z) - End-to-End Co-Simulation Testbed for Cybersecurity Research and Development in Intelligent Transportation Systems [5.804791448287085]
本章では,3次元環境とセンサモデリングのためのCARLA,顕微鏡交通シミュレーションと制御のためのSUMO,V2X通信シミュレーションのためのOMNeT++を結合した複合シミュレーションテストベッドについて論じる。
共同シミュレーションテストベッドは、エンドツーエンドの実験、脆弱性の識別、緩和ベンチマークを可能にする。
この章は、その能力を説明するために、量子後暗号で強化されたC-V2X能動的安全警報システムに関するケーススタディを含む。
論文 参考訳（メタデータ） (2025-09-20T01:21:54Z) - Qualcomm Trusted Application Emulation for Fuzzing Testing [0.3277163122167433]
この研究はQualcomm TEE内の信頼できるアプリケーション(TA)に焦点を当てている。
リバースエンジニアリング技術を通じて,その動作を正確にエミュレートする部分的なエミュレーション環境を開発する。
我々はファジィテスト技術をエミュレータに統合し、Qualcomm TAの潜在的な脆弱性を体系的に発見する。
論文 参考訳（メタデータ） (2025-07-11T06:10:15Z) - ThreatLens: LLM-guided Threat Modeling and Test Plan Generation for Hardware Security Verification [1.0816123715383426]
ThreatLensは、ハードウェアセキュリティ検証のためのセキュリティ脅威モデリングとテストプラン生成を自動化するマルチエージェントフレームワークである。
このフレームワークは手動検証の労力を削減し、カバレッジを高め、セキュリティ検証に対する構造化された適応可能なアプローチを保証する。
論文 参考訳（メタデータ） (2025-05-11T03:10:39Z) - Towards Trustworthy GUI Agents: A Survey [64.6445117343499]
本調査では,GUIエージェントの信頼性を5つの重要な次元で検証する。
敵攻撃に対する脆弱性、シーケンシャルな意思決定における障害モードのカスケードなど、大きな課題を特定します。
GUIエージェントが普及するにつれて、堅牢な安全基準と責任ある開発プラクティスを確立することが不可欠である。
論文 参考訳（メタデータ） (2025-03-30T13:26:00Z) - ACRIC: Securing Legacy Communication Networks via Authenticated Cyclic Redundancy Integrity Check [98.34702864029796]
安全クリティカルな業界における最近のセキュリティインシデントは、適切なメッセージ認証の欠如により、攻撃者が悪意のあるコマンドを注入したり、システムの振る舞いを変更することができることを明らかにした。
これらの欠点は、サイバーセキュリティを強化するために圧力をかける必要性を強調する新しい規制を引き起こしている。
我々は,レガシ産業通信をセキュアにするためのメッセージ認証ソリューションであるACRICを紹介する。
論文 参考訳（メタデータ） (2024-11-21T18:26:05Z) - Graphene: Infrastructure Security Posture Analysis with AI-generated Attack Graphs [14.210866237959708]
本稿では,コンピューティングインフラストラクチャのセキュリティ状態の詳細な解析を行うための高度なシステムであるGrapheneを提案する。
デバイスの詳細やソフトウェアバージョンといったユーザが提供する情報を使用して、Grapheneは包括的なセキュリティアセスメントを実行する。
このシステムは、ハードウェア、システム、ネットワーク、暗号化を含むセキュリティ層を分析することによって、全体的なアプローチを取る。
論文 参考訳（メタデータ） (2023-12-20T15:38:59Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。