論文の概要: Noise-aware selection of circuit cutting strategies under hardware noise non-uniformity

• arxiv url: http://arxiv.org/abs/2604.24422v1
• Date: Mon, 27 Apr 2026 12:50:49 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-28 17:12:08.007335
• Title: Noise-aware selection of circuit cutting strategies under hardware noise non-uniformity
• Title（参考訳）: ハードウェアノイズ非均一性下における回路切断戦略のノイズ対応選択
• Authors: Debarthi Pal, Ritajit Majumdar, Padmanabha Venkatagiri Seshadri, Anupama Ray, Yogesh Simmhan,
• Abstract要約: 量子ハードウェアのノイズは量子ビットやカプラで一様ではないため、局所化された低雑音の「島」が生じる。 本稿では,量子デバイスにおけるノイズの空間的非均一性を明示的に活用するハードウェアノイズ対応回路切断フレームワークを提案する。
• 参考スコア（独自算出の注目度）: 2.594560361232772
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Noise in contemporary quantum hardware is highly non-uniform across qubits and couplers, giving rise to localized low-noise "islands" within otherwise noisy device topologies. As quantum workloads scale, executions are increasingly forced to traverse high-noise regions, degrading algorithmic fidelity. Circuit cutting provides a route to circumvent such regions by decomposing large circuits into smaller subcircuits, but its practicality is limited by exponential sampling overhead and the lack of systematic guidance on how cut strategies should align with heterogeneous hardware noise. In this work, we present a hardware-noise-aware circuit cutting framework that explicitly exploits the spatial non-uniformity of noise in quantum devices. Rather than proposing a new cut-finding algorithm, we formalize the problem of device-constraint selection under realistic hardware noise and show that this choice critically determines both execution overhead and effective noise. Using a unified gate- and wire-cutting formulation, we demonstrate that small, hardware-informed relaxations in the device constraint yield exponential reductions in execution overhead while preserving alignment with low-noise hardware regions. Across representative workloads, our method achieves an average reduction in the number of circuit executions ranging from 5-54x for 20-qubit circuits, and enables tractable circuit cutting for 50-qubit circuits and application-level benchmarks where conventional strategies incur prohibitive overhead. These results establish noise-aware device-constraint selection as a necessary ingredient for making circuit cutting resource-efficient and practically deployable on contemporary quantum hardware.
• Abstract（参考訳）: 現代の量子ハードウェアのノイズは、量子ビットとカプラの間で非常に均一であり、そうでなければノイズの多いデバイストポロジー内で局所化された低ノイズの「島」を引き起こす。 量子ワークロードがスケールするにつれて、実行は高ノイズ領域を横切ることを余儀なくされ、アルゴリズムの忠実さが低下する。 回路切断は、大きな回路を小さなサブ回路に分解することで、そのような領域を回避するための経路を提供するが、その実用性は、指数的なサンプリングオーバーヘッドと、カット戦略が不均一なハードウェアノイズとどのように一致すべきかについての体系的なガイダンスが欠如していることによって制限される。 本研究では,量子デバイスにおけるノイズの空間的非均一性を明示的に活用するハードウェアノイズ対応回路切断フレームワークを提案する。 新しいカットフィニングアルゴリズムを提案するのではなく、現実的なハードウェアノイズ下でのデバイス制約選択の問題を形式化し、この選択が実行オーバーヘッドと有効ノイズの両方を批判的に決定することを示す。 ゲートおよびワイヤカットを統一した定式化を用いて,低ノイズ領域とのアライメントを維持しながら,デバイス制約の小さなハードウェアインフォームド緩和により,実行オーバーヘッドが指数関数的に減少することを示した。 代表的ワークロード全体にわたって、20量子ビット回路の5-54xから5-54xまでの回路実行数を平均的に削減し、従来の戦略が禁止的オーバーヘッドを発生させるような50量子ビット回路とアプリケーションレベルのベンチマークのトラクタブル回路切断を可能にする。 これらの結果は、回路切断を資源効率よくし、現代の量子ハードウェアに実用的な展開を可能にするために必要な要素として、ノイズ対応デバイス制約の選択を確立する。

関連論文リスト

• In-memory Training on Analog Devices with Limited Conductance States via Multi-tile Residual Learning [59.091567092071564]
  インメモリトレーニングは通常、デジタルベースラインに合わせて少なくとも8ビットのコンダクタンス状態を必要とする。 ReRAMのような多くの有望な中間デバイスは、製造制約のため、約4ビットの解像度しか提供しない。 本稿では,残差を補うために複数のクロスバータイルを逐次学習する語彙学習フレームワークを提案する。
  論文  参考訳（メタデータ） (2025-10-02T19:44:25Z)
• Optimized Circuit Cutting for QAOA Sampling Tasks [0.09782246441301058]
  回路切断の純粋なサンプリングタスクへの適用を実演する。 特に、トレーニングされたQAOA回路から最適化問題の解をサンプリングする。 量子ハードウェアの実験により、大きな回路の場合、ノイズ低減の効果はビットストリング分布に対する嫌悪的な効果よりも大きいことが明らかになった。
  論文  参考訳（メタデータ） (2025-07-09T08:27:38Z)
• Spatial and temporal circuit cutting with hypergraphic partitioning [0.0]
  本稿では,空間的シナリオと時間的シナリオの両方に適したハイパーグラフに基づく回路切断手法を提案する。 量子回路を高レベルハイパーグラフとしてモデル化することにより、Stoer-Wagner、Fiduccia-Mattheyses、Kernighan-Linなどの分割を適用できる。
  論文  参考訳（メタデータ） (2025-04-12T20:31:07Z)
• A Hardware-Aware Gate Cutting Framework for Practical Quantum Circuit Knitting [0.9968037829925942]
  回路編みは、短期量子ハードウェアにおける数少ない物理量子ビットの制限を克服する有望な手法として出現する。 本稿では,回路編み物の実用性向上を目的としたハードウェア・アウェア・フレームワークを提案する。 提案手法は, 最先端手法と比較して, 最大64% (平均48%) の深度を減少させることを示した。
  論文  参考訳（メタデータ） (2024-09-05T19:18:30Z)
• A framework of partial error correction for intermediate-scale quantum computers [0.7046417074932257]
  ブロック層回路は,"無用"な均一分布に対して,平均的な低濃度で表示可能であることを示す。 この利点は、誤り訂正キュービットの数が特定のしきい値を超えた場合にのみ現れる。
  論文  参考訳（メタデータ） (2023-06-27T15:00:57Z)
• Circuit Cutting with Non-Maximally Entangled States [59.11160990637615]
  分散量子コンピューティングは、複数のデバイスの計算能力を組み合わせて、個々のデバイスの限界を克服する。 回路切断技術は、古典的な通信を通じて量子計算の分配を可能にする。 量子テレポーテーション(quantum teleportation)は、指数的なショットの増加を伴わない量子計算の分布を可能にする。 非最大エンタングル量子ビット対を利用する新しい回路切断法を提案する。
  論文  参考訳（メタデータ） (2023-06-21T08:03:34Z)
• Scalable noisy quantum circuits for biased-noise qubits [37.69303106863453]
  安定猫量子ビットの既存システムに動機づけられたビットフリップ誤差のみに影響されるバイアスノイズ量子ビットを考察する。 現実的なノイズモデルでは、位相フリップは無視できないが、Pauli-Twirling近似では、ベンチマークが最大106ドルのゲートを含む回路の正しさを確認できる。
  論文  参考訳（メタデータ） (2023-05-03T11:27:50Z)
• Doubly optimal parallel wire cutting without ancilla qubits [0.4394730767364254]
  利用可能な量子ビットの品質と量の制限は、短期および早期のフォールトトレラント量子コンピュータの適用に重大な障害をもたらす。 本稿では,並列な$n$-qubitアイデンティティチャネルをローカル操作と古典通信の集合に分解する問題について検討する。 本稿では, サンプリングオーバーヘッドとチャネル数の両方において最小限のオーバーヘッドを達成できる, 相互に偏りのないベースに基づくチャネルを最適に切断する手法を提案する。
  論文  参考訳（メタデータ） (2023-03-13T17:59:18Z)
• A deep learning model for noise prediction on near-term quantum devices [137.6408511310322]
  我々は、量子デバイスからの実験データに基づいて畳み込みニューラルネットワークをトレーニングし、ハードウェア固有のノイズモデルを学ぶ。 コンパイラはトレーニングされたネットワークをノイズ予測器として使用し、期待されるノイズを最小限に抑えるために回路にゲートのシーケンスを挿入する。
  論文  参考訳（メタデータ） (2020-05-21T17:47:29Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。