論文の概要: CAbLECAR: efficiently scheduling QLDPC codes on a tileable spin qubit chip with shuttling
- arxiv url: http://arxiv.org/abs/2604.24739v2
- Date: Tue, 28 Apr 2026 14:34:00 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-04-29 14:06:43.852304
- Title: CAbLECAR: efficiently scheduling QLDPC codes on a tileable spin qubit chip with shuttling
- Title（参考訳）: CAbLECAR: タイル状スピン量子ビットチップ上のQLDPC符号をシャットリングで効率的にスケジューリングする
- Authors: Jason D. Chadwick, Frederic T. Chong,
- Abstract要約: タイル型,シャットリング型スピンキュービットアーキテクチャ上でのQLDPCコードの実装について検討する。
シンドローム抽出回路をシャットリングノイズモデルに調整することにより、従来のサーフェスコードの提案を大幅に改善する。
最適化されたスケジュールは、特定のコードファミリーで手動で最適化されたスケジュールよりも最大86%高速であることがわかった。
- 参考スコア（独自算出の注目度）: 2.6689579741750915
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Semiconductor spin qubits are a promising platform for large-scale quantum computing, but have yet to take full advantage of the broad class of quantum low-density parity check (QLDPC) codes, which promise high encoding rates and efficient logic but require nonlocal connectivity between physical qubits. In this work, we investigate the implementation of QLDPC codes on a tileable, shuttling-based spin qubit architecture. By tailoring syndrome extraction circuits to the shuttling noise model, we significantly improve on previous surface code proposals and extend the feasible shuttling range of the architecture by 5-10x, enabling the implementation of more complex codes with long-range interactions. Taking inspiration from the field of robotics, we develop a coordinated shuttle scheduling algorithm that supports arbitrary codes and use it to benchmark the logical performance of a variety of promising code families. We find that the optimized schedules are up to 86% faster than hand-optimized schedules for certain code families. Through detailed circuit-level simulations, we identify specific QLDPC codes that improve upon prior surface code implementations by orders of magnitude, increasing encoding efficiency and reducing logical error rates. This work demonstrates the potential of shuttling-based spin qubit hardware platforms for scalable and efficient fault-tolerant quantum computation.
- Abstract（参考訳）: 半導体スピン量子ビットは、大規模量子コンピューティングのための有望なプラットフォームであるが、物理量子ビット間の非局所接続を必要とする高いエンコーディング率と効率的な論理を約束する、広範囲な量子低密度パリティチェック(QLDPC)符号の利点を十分に生かしていない。
本研究では,タイル型,シャットリング型スピンキュービットアーキテクチャ上でのQLDPCコードの実装について検討する。
シンドローム抽出回路をシャットリングノイズモデルに調整することにより、従来のサーフェスコードの提案を大幅に改善し、アーキテクチャの実行可能なシャットリング範囲を5～10倍に拡張し、長距離相互作用を持つより複雑なコードの実装を可能にする。
ロボット工学の分野からインスピレーションを得て、任意のコードをサポートする協調型シャトルスケジューリングアルゴリズムを開発し、様々な有望なコードファミリーの論理的性能をベンチマークする。
最適化されたスケジュールは、特定のコードファミリーで手動で最適化されたスケジュールよりも最大86%高速であることがわかった。
回路レベルの詳細なシミュレーションにより,事前の面コード実装を桁違いに改善し,符号化効率を向上し,論理誤差率を低減できる特定QLDPC符号を同定する。
この研究は、スケーラブルで効率的なフォールトトレラント量子計算のためのシャットリングベースのスピン量子ビットハードウェアプラットフォームの可能性を示す。
関連論文リスト
- Efficient Routing of Quantum LDPC Codes on Programmable 2D Toric Architectures [1.5531887595047786]
量子低密度パリティチェック符号は、表面符号よりも符号化率と符号距離が優れている。
長距離安定化器の測定は、接続性に制限のある現実的なハードウェアの実装に重大な課題をもたらす。
本稿では,これらの制約に対処するために,プログラマブルな通信ネットワークアーキテクチャを活用したハードウェア・ソフトウェア共同設計を提案する。
論文 参考訳（メタデータ） (2026-04-20T18:14:28Z) - Placing and routing quantum LDPC codes in multilayer superconducting hardware [0.6713975160553138]
我々はハードウェア・アウェア・レイアウト(HAL: Hardware-Aware Layout)を開発した。
HALは量子低密度パリティチェック(qLDPC)符号の約150の明示的なレイアウトを生成する。
ハードウェアの複雑さと論理的効率の競合的なトレードオフを実現するために、高度に非ローカルなqLDPCコードファミリを配置する。
論文 参考訳（メタデータ） (2025-07-30T18:19:44Z) - Directional Codes: a new family of quantum LDPC codes on hexagonal- and square-grid connectivity hardware [0.0]
ユーティリティスケールの量子コンピューティングは、量子情報をノイズから保護するために量子エラー補正(QEC)を必要とする。
現在、超伝導ハードウェアは、高速ゲート時間と実現可能なスケーラビリティのため、耐故障性を達成する上で有望な候補である。
我々は、回転平面符号(RPC)よりも優れた新しいqLDPC符号群を構築する。
4、6、12の論理量子ビットを符号化し、方向性符号の性能を数値的に評価する。
論文 参考訳（メタデータ） (2025-07-25T16:57:21Z) - Fast correlated decoding of transversal logical algorithms [67.01652927671279]
大規模計算には量子エラー補正(QEC)が必要であるが、かなりのリソースオーバーヘッドが発生する。
近年の進歩により、論理ゲートからなるアルゴリズムにおいて論理キュービットを共同で復号化することにより、症候群抽出ラウンドの数を削減できることが示されている。
ここでは、回路を介して伝播する関連する論理演算子製品を直接復号することで、回路の復号化の問題を修正する。
論文 参考訳（メタデータ） (2025-05-19T18:00:00Z) - Computing Efficiently in QLDPC Codes [30.651249760099272]
我々はCliffordグループを効率的にコンパイルできる新しいQLDPCコード群を紹介する。
我々は深度126論理回路の回路レベルシミュレーションを行い、QLDPC符号の論理演算がニアメモリ性能を実現することを示す。
論文 参考訳（メタデータ） (2025-02-11T00:27:55Z) - Accelerating Error Correction Code Transformers [56.75773430667148]
本稿では,トランスを用いたデコーダの高速化手法を提案する。
最新のハードウェアでは、90%の圧縮比を実現し、算術演算エネルギー消費を少なくとも224倍削減する。
論文 参考訳（メタデータ） (2024-10-08T11:07:55Z) - Neural Belief Propagation Decoding of Quantum LDPC Codes Using
Overcomplete Check Matrices [60.02503434201552]
元のチェック行列における行の線形結合から生成された冗長な行を持つチェック行列に基づいてQLDPC符号を復号する。
このアプローチは、非常に低い復号遅延の利点を付加して、復号性能を著しく向上させる。
論文 参考訳（メタデータ） (2022-12-20T13:41:27Z) - Space-efficient binary optimization for variational computing [68.8204255655161]
本研究では,トラベリングセールスマン問題に必要なキュービット数を大幅に削減できることを示す。
また、量子ビット効率と回路深さ効率のモデルを円滑に補間する符号化方式を提案する。
論文 参考訳（メタデータ） (2020-09-15T18:17:27Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。