論文の概要: At the Edge of the Heart: ULP FPGA-Based CNN for On-Device Cardiac Feature Extraction in Smart Health Sensors for Astronauts

• arxiv url: http://arxiv.org/abs/2604.25799v1
• Date: Tue, 28 Apr 2026 16:10:16 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-04-29 16:49:17.940024
• Title: At the Edge of the Heart: ULP FPGA-Based CNN for On-Device Cardiac Feature Extraction in Smart Health Sensors for Astronauts
• Title（参考訳）: At the Edge of the Heart: ULP FPGA-based CNN for On-Device Cardiac Feature extract in Smart Health Sensors for Astronauts
• Authors: Kazi Mohammad Abidur Rahman, Davis Rakhshan, Philipp Lütke, Laura Harms, Ulf Kulau,
• Abstract要約: 超低消費電力(ULP)フィールドプログラマブルゲートアレイ(FPGA)を用いたリアルタイム心電図(SCG)特徴分類法を提案する。 提案手法は,量子化学習とシストリックアレイ加速器を組み合わせることで,Lattice iCE40UP5K FPGA上での整数のみの効率的な推論を可能にする。 この実装は、わずか8.55mWしか消費せず、最小限のハードウェアリソースで95.5msで推論を完了しながら、98%の検証精度を達成している。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: The convergence of accelerating human spaceflight ambitions and critical terrestrial health monitoring demands is driving unprecedented requirements for reliable, real-time feature extraction on extremely resource-constrained wearable health sensors. We present an ultra-low-power (ULP) Field-Programmable Gate Array (FPGA) based solution for real-time Seismocardiography (SCG) feature classification using Convolutional Neural Networks (CNNs). Our approach combines quantization-aware training with a systolic-array accelerator to enable efficient integer-only inference on the Lattice iCE40UP5K FPGA, which offers an ideal platform for battery-powered deployments -- particularly in space environments -- thanks to its power efficiency and radiation resilience. The implementation achieves a validation accuracy of 98% while consuming only 8.55 mW, completing inference in 95.5 ms with minimal hardware resources (2,861 LUTs and 7 DSP blocks). These results demonstrate that fully on-device SCG-based cardiac feature extraction is feasible on resource-constrained hardware, enabling energy-efficient, autonomous health monitoring for astronauts in long-duration space missions.
• Abstract（参考訳）: 人類の宇宙飛行の野心と重要な地球上の健康モニタリングの要求の収束は、極めてリソースに制約されたウェアラブル健康センサー上で、信頼性の高いリアルタイムな特徴抽出のための前例のない要求を駆動している。 畳み込みニューラルネットワーク(CNN)を用いたリアルタイム心電図(SCG)特徴分類のための超低消費電力(ULP)フィールドプログラマブルゲートアレイ(FPGA)ソリューションを提案する。 当社のアプローチは、量子化対応トレーニングとシストリックアレイアクセラレータを組み合わせることで、Lattice iCE40UP5K FPGA上で効率的な整数のみの推論を可能にします。 この実装は、わずか8.55 mWしか消費せず、最小のハードウェアリソース(2,861 LUTと7 DSPブロック)で95.5 msで推論を完了しながら、98%の検証精度を実現している。 これらの結果から、SCGによる完全オンデバイス心機能抽出は、資源制約のあるハードウェア上で実現可能であることが示され、長期宇宙飛行における宇宙飛行士のエネルギー効率の高い自律型健康モニタリングが可能となった。

関連論文リスト

• STAR: A Privacy-Preserving, Energy-Efficient Edge AI Framework for Human Activity Recognition via Wi-Fi CSI in Mobile and Pervasive Computing Environments [0.0]
  Wi-Fi Channel State Information (CSI)によるヒューマンアクティビティ認識は、スマートホーム、ヘルスケア監視、モバイルIoTシステムに適した、プライバシ保護、コンタクトレスセンシングアプローチを提供する。 本稿では,軽量ニューラルネットワーク,適応信号処理,ハードウェア対応協調最適化を統合したエッジAI最適化フレームワークSTAR(Sensing Technology for Activity Recognition)を提案する。 サブ秒以下の応答レイテンシと低消費電力により、リアルタイムでプライバシ保護のHARが保証され、モバイルおよび普及型コンピューティング環境に実用的なスケーラブルなソリューションを提供する。
  論文  参考訳（メタデータ） (2025-10-30T05:08:25Z)
• Enabling Vibration-Based Gesture Recognition on Everyday Furniture via Energy-Efficient FPGA Implementation of 1D Convolutional Networks [11.481972015296812]
  本研究では、低消費電力フィールドプログラマブルゲートアレイ(FPGA)上にコンパクトNNを展開させるエネルギー効率のよいソリューションを提案する。 我々は、複雑なスペクトル前処理を生波形入力に置き換え、複雑なオンボード前処理を不要とし、精度を犠牲にすることなく入力サイズを21倍削減する。 組み込みFPGAに適した2つの軽量アーキテクチャ(1D-CNNと1D-SepCNN)を設計し、パラメータを3億6900万から216に削減し、同等の精度を維持した。
  論文  参考訳（メタデータ） (2025-10-27T09:30:36Z)
• FPGA-Based Neural Network Accelerators for Space Applications: A Survey [0.0]
  フィールドプログラマブルゲートアレイ(FPGA)は、その柔軟性、費用対効果、耐放射線性などにより、大きな関心を集めている。 この調査は、FPGAベースのNNアクセラレーターを宇宙アプリケーションに実装することを目指す研究者にとって貴重なリソースとなる。
  論文  参考訳（メタデータ） (2025-04-22T18:02:35Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• End-to-end codesign of Hessian-aware quantized neural networks for FPGAs and ASICs [49.358119307844035]
  我々は、共設計ニューラルネットワーク(NN)のトレーニングと実装のためのエンドツーエンドワークフローを開発する。 これにより、ハードウェアにおける効率的なNN実装が、非専門家に、単一のオープンソースワークフローでアクセスできるようになる。 大型ハドロン衝突型加速器(LHC)の40MHz衝突速度で動作しなければならないトリガー決定を含む粒子物理学アプリケーションにおけるワークフローを実演する。 シミュレーションLHC陽子-陽子衝突における高速粒子ジェット用混合精度NNを実装した。
  論文  参考訳（メタデータ） (2023-04-13T18:00:01Z)
• LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy Physics [45.666822327616046]
  本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。 LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
  論文  参考訳（メタデータ） (2022-09-28T12:55:35Z)
• FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
  本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。 この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。 分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
  論文  参考訳（メタデータ） (2022-01-18T13:59:22Z)
• Convolutional-Recurrent Neural Networks on Low-Power Wearable Platforms for Cardiac Arrhythmia Detection [0.18459705687628122]
  マイクロコントローラと低消費電力プロセッサで動作するニューラルネットワークの推論に焦点を当てる。 心不整脈を検出・分類するために既存の畳み込みリカレントニューラルネットワークを適用した。 メモリフットプリントは195.6KB、スループットは33.98MOps/sである。
  論文  参考訳（メタデータ） (2020-01-08T10:35:48Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。