論文の概要: Congestion-free routing on quantum chips

• arxiv url: http://arxiv.org/abs/2604.27015v2
• Date: Fri, 01 May 2026 10:19:54 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-05-04 13:37:10.926827
• Title: Congestion-free routing on quantum chips
• Title（参考訳）: 量子チップ上の混雑のないルーティング
• Authors: Mithilesh Kumar, Yusuf Tahir, Varun Daiya, Sanjana Mattaparthi, Aarav Shaurya,
• Abstract要約: 限られた接続性により、近隣のハードウェアでは非ローカルな量子ゲートが高価になる。 本稿では,スワップフリーなルーティング・フレームワークを提案する。このフレームワークでは,コンピュート状態の移動を伴わずに制御情報を伝達するスペクトルバスとして,高いレベルのキューディットが機能する。
• 参考スコア（独自算出の注目度）: 0.5437050212139087
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Limited connectivity makes nonlocal quantum gates expensive on near-neighbor hardware, where compilation typically relies on SWAP transport, inheriting both depth overhead and path congestion. We present a swap-free routing framework in which higher levels of a qudit act as orthogonal spectral buses that transport control information without moving the computational state. We show that exact congestion relief in nearest-neighbor architectures requires local Hilbert-space expansion. In this model, a nonlocal operation over a path of length $L$ requires $2L+1$ logical routing primitives, compared to the $3L$ baseline. Overlapping routes remain distinguishable through bus labels encoded in the same physical qudits. This routing algebra extends to Boolean fan-in at a common target: multiple controls arriving on distinct buses trigger a local unitary based on an arbitrary Boolean function of bus digits, yielding multi-control operations of depth $2L + D_g + O(1)$ for fan-in size $K$ and target-synthesis cost $D_g$. We prove decodability, reversibility, and correctness for CNOT and Boolean fan-in, along with a state-count lower bound $d \geq 2^{K+1}$ for exact overlap routing. Cirq simulations confirm single-control correctness and zero crosstalk. Compiler-level benchmarks on QFT, QAOA, and mirror-interaction circuits verify the predicted congestion law and transport reduction. Noisy QuTiP simulations show that the architectural advantage depends on higher-level coherence and speed. These results identify spectral qudit routing as a congestion-relief architecture that separates nonlocal control delivery from local target-side aggregation, providing a minimal mechanism for overcoming qubit routing limitations.
• Abstract（参考訳）: 限られた接続性により、非ローカルな量子ゲートは近隣のハードウェアでは高価になり、コンパイルは通常SWAP転送に依存し、深さのオーバーヘッドと経路の混雑の両方を継承する。 本稿では,スワップフリーなルーティング・フレームワークを提案する。このフレームワークでは,高レベルのキューディットが直交スペクトルバスとして機能し,制御情報を計算状態を移動させることなく伝達する。 最寄りのアーキテクチャにおける正確な混雑緩和には、局所ヒルベルト空間の拡張が必要であることを示す。 このモデルでは、長さ$L$の経路上の非局所演算は、$3L$のベースラインに比べて2L+1$の論理的ルーティングプリミティブを必要とする。 重なり合うルートは、同じ物理的四角形に符号化されたバスのラベルを通して区別できるままである。 異なるバスに到着する複数の制御はバス桁の任意のブール関数に基づいて局所ユニタリをトリガーし、ファンインサイズの$K$とターゲット合成コスト$D_g$に対して深さ2L + D_g + O(1)$のマルチコントロール操作を得る。 我々は, CNOT と Boolean ファンインに対して, 正確なオーバーラップルーティングに対して, 状態数以下の$d \geq 2^{K+1}$とともに, 復調性, 可逆性, 正当性を証明した。 Cirqシミュレーションは、シングルコントロールの正しさとクロストークを確認できる。 QFT、QAOA、ミラー相互作用回路のコンパイラレベルのベンチマークは、予測された混雑法則と輸送量の減少を検証する。 ノイズの多いQuTiPシミュレーションは、アーキテクチャ上の利点が高レベルのコヒーレンスとスピードに依存することを示している。 これらの結果は、局所的な制御配信を局所的な目標側アグリゲーションから切り離し、キュービットルーティング制限を克服するための最小限のメカニズムを提供する、混雑緩和アーキテクチャとしてスペクトルキューディットルーティングを識別する。

関連論文リスト

• Efficient Routing of Quantum LDPC Codes on Programmable 2D Toric Architectures [1.5531887595047786]
  量子低密度パリティチェック符号は、表面符号よりも符号化率と符号距離が優れている。 長距離安定化器の測定は、接続性に制限のある現実的なハードウェアの実装に重大な課題をもたらす。 本稿では,これらの制約に対処するために,プログラマブルな通信ネットワークアーキテクチャを活用したハードウェア・ソフトウェア共同設計を提案する。
  論文  参考訳（メタデータ） (2026-04-20T18:14:28Z)
• A Scalable Distributed Quantum Optimization Framework via Factor Graph Paradigm [46.08923284345648]
  分散量子最適化のための構造認識フレームワークを提案する。 検索スペースが$N$の場合、我々のフレームワークはプロセッサやセパレータに依存した要素に対して$O(sqrtN)$クエリ複雑性を達成する。 構造を考慮した分解は、量子ネットワーク上でのスケーラブルな分散量子最適化に実践的な道をもたらすことを示す。
  論文  参考訳（メタデータ） (2026-03-08T15:15:52Z)
• Qubit Mapping and Routing tailored to Advanced Quantum ISAs: Not as Costly as You Think [25.907303649640735]
  Canopusは、様々な量子ISAに適用可能な統一量子ビットマッピング/ルーティングフレームワークである。 Canopusは、最先端の方法と比較して、ルーティングオーバーヘッドを15%から35%削減する。
  論文  参考訳（メタデータ） (2025-11-06T17:58:53Z)
• Scalable modular architecture for universal quantum computation [45.989522481082986]
  一つの絡み合う2量子ゲートで制御可能な進化演算子である2つの量子ビットアレイを接続することは十分であることを示す。 提案手法は,IBMの量子プロセッサにインスパイアされた,それぞれ127量子ビットからなる2つの例で説明する。
  論文  参考訳（メタデータ） (2025-07-19T16:45:47Z)
• Extractors: QLDPC Architectures for Efficient Pauli-Based Computation [39.98920557126034]
  本稿では,任意のQLDPCメモリをPauliベースの計算に適した計算ブロックに拡張できる新しいプリミティブを提案する。 特に、メモリ上でサポートされている任意の論理パウリ演算子は、1つの論理サイクルでフォールトトレラントに測定できる。 我々のアーキテクチャは並列論理的測定により普遍的な量子回路を実装できる。
  論文  参考訳（メタデータ） (2025-03-13T14:07:40Z)
• Universal qudit gate synthesis for transmons [44.22241766275732]
  超伝導量子プロセッサを設計する。 本稿では,2量子共振共振ゲートを備えたユニバーサルゲートセットを提案する。 ノイズの多い量子ハードウェアのための$rm SU(16)$ゲートの合成を数値的に実証する。
  論文  参考訳（メタデータ） (2022-12-08T18:59:53Z)
• Not All SWAPs Have the Same Cost: A Case for Optimization-Aware Qubit Routing [15.018468499770242]
  NISQ量子コンピュータと比較的長期のスケーラブルな量子アーキテクチャは完全な接続を提供していない。 量子コンパイラは、回路をデバイスレイアウトと互換性を持たせるために、キュービットルーティングを実行する必要がある。 本稿では、上記の量子ビットルーティングが最適ではないことを観察し、その後のゲート最適化では、キュービットルーティングはテキスト化されないようにすべきである。
  論文  参考訳（メタデータ） (2022-05-21T13:36:44Z)
• Realization of arbitrary doubly-controlled quantum phase gates [62.997667081978825]
  本稿では,最適化問題における短期量子優位性の提案に着想を得た高忠実度ゲートセットを提案する。 3つのトランペット四重項のコヒーレントな多レベル制御を編成することにより、自然な3量子ビット計算ベースで作用する決定論的連続角量子位相ゲートの族を合成する。
  論文  参考訳（メタデータ） (2021-08-03T17:49:09Z)
• Qubit Routing using Graph Neural Network aided Monte Carlo Tree Search [0.0]
  短期量子ハードウェアは、相互に相互作用可能な量子ビット上でのみ2量子演算をサポートすることができる。 本稿では,アーキテクチャに依存せず,様々な回路ベンチマークで利用可能な他のルーティング実装よりも優れるキュービットルーティング手法を提案する。
  論文  参考訳（メタデータ） (2021-04-01T17:08:28Z)
• Using Reinforcement Learning to Perform Qubit Routing in Quantum Compilers [0.0]
  深層Q-ラーニングパラダイムの修正版を用いたキュービットルーティング手法を提案する。 このシステムは、現在利用可能な最も先進的な量子コンパイラの2つから、キュービットルーティング手順を上回ります。
  論文  参考訳（メタデータ） (2020-07-31T10:57:24Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。