論文の概要: Scaling Qubit Mapping and Routing With Position Graph Abstraction and Memoization
- arxiv url: http://arxiv.org/abs/2605.09237v1
- Date: Sun, 10 May 2026 00:35:23 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-05-12 23:28:50.134777
- Title: Scaling Qubit Mapping and Routing With Position Graph Abstraction and Memoization
- Title（参考訳）: 位置グラフの抽象化とメモ化によるビットマッピングとルーティングのスケーリング
- Authors: Brent Russon, Bao Bach, Ed Younis, Ilya Safro,
- Abstract要約: 本稿では,位置グラフの抽象化,実行可能位置の統一表現,移動経路,ルーティング制約を中心に構築されたコンパイルフレームワークを提案する。
この抽象化を用いて、相対的な移動スコアを実装することで、SWAPベースの2次元探索(SABRE)を高速化する。
その結果,アーキテクチャを意識した抽象化とメモ化評価を組み合わせることで,スケーラブルなキュービットマッピングとルーティングを実現するための実践的かつ効果的な方法が得られた。
- 参考スコア（独自算出の注目度）: 0.6479760042717823
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Scalable qubit mapping and routing remain major bottlenecks in quantum compilation, especially for Trapped-Ion Quantum Charge-Coupled device (TI-QCCD) architectures, where qubit interactions require physically shuttling ions under strict movement, congestion, and trap-capacity constraints. We present a compilation framework built around the position graph abstraction, a unified representation of executable locations, movement paths, and routing constraints that enables heuristic mappers to operate directly on shuttling-based hardware. Using this abstraction, we accelerate the SWAP-based BidiREctional heuristic search (SABRE) by implementing relative move scoring, which caches repeated heuristic move evaluations that arise during search, and memoized congestion resolution, which speeds up the resolution of repeated congestion. This optimization removes redundant computation without changing routing/shuttling decisions, improving the scalability of SABRE-based methods on TI-QCCD systems. Our results show that combining an architecture-aware abstraction with memoized heuristic evaluation yields a practical and effective path toward scalable qubit mapping and routing across heterogeneous quantum architectures.
- Abstract（参考訳）: スケーラブルな量子ビットマッピングとルーティングは、特にTraped-Ion Quantum Charge-Coupled Device (TI-QCCD) アーキテクチャにおいて、厳密な動き、混雑、トラップ容量の制約の下でイオンを物理的にシャットリングする必要がある。
本稿では,位置グラフの抽象化,実行可能位置の統一表現,移動経路,ルーティング制約などに基づいて構築されたコンパイルフレームワークを提案する。
この抽象化を用いて、相対的な移動スコア(英語版)を実装し、探索中に発生する繰り返しヒューリスティックな移動評価をキャッシュする相対的な移動スコア(英語版)と、反復的な混雑の解消を高速化する記憶的混雑解消(英語版)を実装することで、SWAPベースの2次元ヒューリスティックサーチ(英語版)(SABRE)を加速する。
この最適化は、ルーティング/シャットリング決定を変更することなく冗長計算を除去し、TI-QCCDシステムにおけるSABREベースの手法のスケーラビリティを向上させる。
この結果から,アーキテクチャを意識した抽象化と経験的ヒューリスティックな評価を組み合わせることで,スケーラブルな量子ビットマッピングと異種量子アーキテクチャ間のルーティングを実現する上で,実用的で効果的な方法が得られた。
関連論文リスト
- DA-PTQ: Drift-Aware Post-Training Quantization for Efficient Vision-Language-Action Models [61.26694413585136]
DA-PTQ (Drift-Aware Post-Training Quantization) は、逐次決定過程に対するドリフト-アウェア最適化問題として量子化を定式化する。
DA-PTQはキネマティックドリフトを著しく低減し、低ビット設定下での完全精度モデルに匹敵する性能を達成する。
論文 参考訳（メタデータ） (2026-04-13T14:51:43Z) - Resource Estimation via Efficient Compilation of Key Quantum Primitives [0.15169059475563407]
リソース推定は、フォールトトレラント量子コンピュータを評価する上で重要な課題である。
本稿では,量子リソース推定のためのコンパイル駆動フレームワークを提案する。
移動へのアクセスは、耕作と重要な門の時間を節約できることを示す。
論文 参考訳（メタデータ） (2026-04-01T20:36:21Z) - Adaptive Parallelism-Aware Qubit Routing for Ion Trap QCCD Architectures [0.0]
Trapped-ion Quantum Charge-Coupled Device (QCCD)アーキテクチャは、相互接続されたトラップゾーンと動的イオン輸送によってスケーラビリティを約束する。
我々は、この課題を、トラップをまたいだ運用並列性を活用することで、有利なルーティング戦略を導入します。
幅広いベンチマークとQCCDレイアウトで、この手法は一貫してイオン輸送のオーバーヘッドを減らし、実行の忠実さを改善し、最先端のルーティング技術より優れている。
論文 参考訳（メタデータ） (2026-03-20T14:11:29Z) - AdaFuse: Accelerating Dynamic Adapter Inference via Token-Level Pre-Gating and Fused Kernel Optimization [84.25316984309725]
動的スパース構造とパラメータ効率のよいアダプタ(例えばLoRA)の統合は、大規模言語モデル(LLM)を拡張するための強力な技術である。
計算負荷は最小限に抑えられるが、計算のレイテンシが急上昇し、復号速度が2.5倍以上遅くなる。
AdaFuseはアルゴリズムと基盤となるハードウェアシステムとの緊密な協調設計に基づいて構築されたフレームワークで、効率的な動的アダプタ実行を実現する。
論文 参考訳（メタデータ） (2026-03-12T12:46:42Z) - Bidirectional Feature-aligned Motion Transformation for Efficient Dynamic Point Cloud Compression [97.66080040613726]
特徴空間における動きを暗黙的にモデル化する双方向特徴整合運動変換(Bi-FMT)フレームワークを提案する。
Bi-FMTは、時間的に一貫した潜在表現を生成するために、過去と将来の両方のフレームで機能を調整する。
圧縮効率とランタイムの両方において, Bi-FMT が D-DPCC と AdaDPCC を上回っていることを示す。
論文 参考訳（メタデータ） (2025-09-18T03:51:06Z) - Spatial and temporal circuit cutting with hypergraphic partitioning [0.0]
本稿では,空間的シナリオと時間的シナリオの両方に適したハイパーグラフに基づく回路切断手法を提案する。
量子回路を高レベルハイパーグラフとしてモデル化することにより、Stoer-Wagner、Fiduccia-Mattheyses、Kernighan-Linなどの分割を適用できる。
論文 参考訳（メタデータ） (2025-04-12T20:31:07Z) - Scaling and assigning resources on ion trap QCCD architectures [0.0]
イオントラップ技術は量子情報処理の候補として大きな注目を集めている。
提案手法は,従来の手法と比較して最大50%の精度向上を図り,初期量子ビット配置に対する新しいアプローチを提案する。
論文 参考訳（メタデータ） (2024-08-01T01:35:55Z) - Spatio-Temporal Characterization of Qubit Routing in
Connectivity-Constrained Quantum Processors [1.3230570759583702]
本研究は,3つのプロセッサトポロジ間の通信オーバーヘッドの比較分析を行った。
通信と計算の比率、平均量子ビットホットスポット性、時間的バーストネスのパフォーマンス指標によると、正方形格子配置は量子コンピュータアーキテクチャーのスケールで好適である。
論文 参考訳（メタデータ） (2024-02-01T10:16:04Z) - Iterative Soft Shrinkage Learning for Efficient Image Super-Resolution [91.3781512926942]
画像超解像(SR)は、CNNからトランスフォーマーアーキテクチャへの広範なニューラルネットワーク設計を目撃している。
本研究は,市販のネットワーク設計を生かし,基礎となる計算オーバーヘッドを低減するため,超高解像度イテレーションにおけるネットワークプルーニングの可能性について検討する。
本研究では, ランダムネットワークのスパース構造を最適化し, 重要でない重みを小さめに微調整することにより, 反復型軟収縮率(ISS-P)法を提案する。
論文 参考訳（メタデータ） (2023-03-16T21:06:13Z) - Task-Oriented Sensing, Computation, and Communication Integration for
Multi-Device Edge AI [108.08079323459822]
本稿では,AIモデルの分割推論と統合センシング通信(ISAC)を併用した,新しいマルチインテリジェントエッジ人工レイテンシ(AI)システムについて検討する。
推定精度は近似的だが抽出可能な計量、すなわち判別利得を用いて測定する。
論文 参考訳（メタデータ） (2022-07-03T06:57:07Z) - Simulation Paths for Quantum Circuit Simulation with Decision Diagrams [72.03286471602073]
決定図を用いて量子回路をシミュレートする際に選択される経路の重要性について検討する。
我々は、専用のシミュレーションパスを調査できるオープンソースのフレームワークを提案する。
論文 参考訳（メタデータ） (2022-03-01T19:00:11Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。