論文の概要: Reconfigurable Computing Challenge: Real-Time Graph Neural Networks for Online Event Selection in Big Science

• arxiv url: http://arxiv.org/abs/2605.10612v1
• Date: Mon, 11 May 2026 14:10:06 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-05-12 23:28:50.879092
• Title: Reconfigurable Computing Challenge: Real-Time Graph Neural Networks for Online Event Selection in Big Science
• Title（参考訳）: Reconfigurable Computing Challenge: ビッグデータにおけるオンラインイベント選択のためのリアルタイムグラフニューラルネットワーク
• Authors: Marc Neu, Frank Baptist, Thomas Lobmaier, Fabio Papagno, Torben Ferber, Jürgen Becker,
• Abstract要約: 本研究は、AMD Versal VCK190上でのベルII電磁量計ハードウェアトリガのための動的グラフニューラルネットワークのリアルタイム展開のためのエンドツーエンド実証実験である。 我々は,演算子融合,分割,マッピング,空間並列化,カーネルレベルの最適化を含むPythonベースの半自動設計フローを開発した。 私たちの設計では、エンドツーエンドのレイテンシ7.15マイクロ秒で、毎秒2.94万イベントのスループットを実現しています。
• 参考スコア（独自算出の注目度）: 0.4054399764907913
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Graph neural networks are increasingly adopted in trigger systems for collider experiments, where strict latency and throughput constraints render deployment on embedded platforms challenging. As detectors move towards higher granularity, the number of inputs per inference increase and FPGA-only solutions face resource bottlenecks. This work presents an end-to-end demonstrator for the real-time deployment of a dynamic Graph Neural Network for the Belle II electromagnetic calorimeter hardware trigger on the AMD Versal VCK190, leveraging both FPGA fabric and AI Engine tiles. We develop a Python-based semi-automated design flow covering operator fusion, partitioning, mapping, spatial parallelization, and kernel-level optimization. Our design achieves a throughput of 2.94 million events per second at an end-to-end latency of 7.15 microseconds. Compared to the FPGA-only baseline, this represents a 53% throughput improvement while reducing DSP utilization from 99% to 19% at 29% AI Engine tile utilization. To validate the deployment, an interactive visualization pipeline enables real-time monitoring of inference results on the physical demonstrator.
• Abstract（参考訳）: グラフニューラルネットワークは、厳格なレイテンシとスループットの制約が組み込みプラットフォームへのデプロイメントを困難にするコライダー実験のトリガーシステムとして、ますます採用されている。 検出器がより粒度に近づくと、推論当たりの入力数が増加し、FPGAのみのソリューションがリソースボトルネックに直面します。 この研究は、FPGAファブリックとAIエンジンタイルの両方を活用するAMD Versal VCK190上で、ベルII電磁カロリーメータハードウェアトリガのための動的グラフニューラルネットワークをリアルタイムに展開するためのエンドツーエンドのデモレータを提示する。 我々は,演算子融合,分割,マッピング,空間並列化,カーネルレベルの最適化を含むPythonベースの半自動設計フローを開発した。 私たちの設計では、エンドツーエンドのレイテンシ7.15マイクロ秒で、毎秒2.94万イベントのスループットを実現しています。 FPGAのみのベースラインと比較して、DSP使用率を99%から19%に削減し、AI Engineのタイル使用率を29%に抑えながら、スループットが53%向上した。 デプロイメントを検証するために、インタラクティブな可視化パイプラインは、物理デモンストレータ上での推論結果のリアルタイム監視を可能にする。

関連論文リスト

• JEDI-linear: Fast and Efficient Graph Neural Networks for Jet Tagging on FPGAs [36.158374493924455]
  グラフニューラルネットワーク (GNN) は、CERN High Luminosity Large Hadron Collider (HLLHC) において、ジェットタグの異常な性能を示した。 本稿では,線形計算複雑性を持つ新しいGNNアーキテクチャであるJEDI-linearを提案する。 これは60ns未満のレイテンシを達成した初めてのインタラクションベースのGNNであり、現在はHL-LHC CMS Level-1トリガシステムで使用される要件を満たしている。
  論文  参考訳（メタデータ） (2025-08-21T11:40:49Z)
• LUTMUL: Exceed Conventional FPGA Roofline Limit by LUT-based Efficient Multiplication for Neural Network Inference [25.342107763021147]
  本稿では、LUTMULを導入し、LUT(ルックアップテーブル)のポテンシャルを利用して乗算を行う。 LUTのこの利点を生かして,FPGAベースのニューラルネットワークアクセラレータの性能向上の可能性を実証する。
  論文  参考訳（メタデータ） (2024-11-01T02:54:11Z)
• FusionLLM: A Decentralized LLM Training System on Geo-distributed GPUs with Adaptive Compression [55.992528247880685]
  分散トレーニングは、システム設計と効率に関する重要な課題に直面します。 大規模深層ニューラルネットワーク(DNN)のトレーニング用に設計・実装された分散トレーニングシステムFusionLLMを提案する。 本システムと手法は,収束性を確保しつつ,ベースライン法と比較して1.45～9.39倍の高速化を実現可能であることを示す。
  論文  参考訳（メタデータ） (2024-10-16T16:13:19Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• Embedded Graph Convolutional Networks for Real-Time Event Data Processing on SoC FPGAs [0.815557531820863]
  我々は、PointNetConv用に最適化されたハードウェアを意識した一連の最適化を設計したEFGCN(Event-based FPGA-accelerated Graph Convolutional Network)を紹介する。 提案手法は,AEGNN (Asynchronous Event-based GNN) と比較して,モデルサイズを最大100倍に削減する。 提案手法は,高度にスケーラブルでカスタマイズ可能なリソース効率を維持しつつ,複数のイベントベース分類ベンチマークにおける最先端性能を実現する。
  論文  参考訳（メタデータ） (2024-06-11T14:47:36Z)
• Co-designing a Sub-millisecond Latency Event-based Eye Tracking System with Submanifold Sparse CNN [8.613703056677457]
  アイトラッキング技術は多くの消費者向けエレクトロニクスアプリケーション、特に仮想現実および拡張現実(VR/AR)において不可欠である しかし、これらすべての面で最適なパフォーマンスを達成することは、非常に難しい課題である。 我々は,この課題に,システムとイベントカメラを併用したシナジスティックなソフトウェア/ハードウェアの共同設計を通じて対処する。 本システムでは,81%のp5精度,99.5%のp10精度,および3.71のMeanean Distanceを0.7msのレイテンシで実現し,1推論あたり2.29mJしか消費しない。
  論文  参考訳（メタデータ） (2024-04-22T15:28:42Z)
• LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy Physics [45.666822327616046]
  本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。 LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
  論文  参考訳（メタデータ） (2022-09-28T12:55:35Z)
• Accelerating Training and Inference of Graph Neural Networks with Fast Sampling and Pipelining [58.10436813430554]
  グラフニューラルネットワーク(GNN)のミニバッチトレーニングには、多くの計算とデータ移動が必要である。 我々は,分散マルチGPU環境において,近傍サンプリングを用いたミニバッチトレーニングを行うことを支持する。 本稿では,これらのボトルネックを緩和する一連の改良点について述べる。 また,サンプリングによる推論を支援する実験分析を行い,試験精度が実質的に損なわれていないことを示す。
  論文  参考訳（メタデータ） (2021-10-16T02:41:35Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。