論文の概要: Scalable neuromorphic computing from autonomous spiking dynamics in a clockless reconfigurable chip
- arxiv url: http://arxiv.org/abs/2605.16114v1
- Date: Fri, 15 May 2026 15:58:38 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-05-18 21:22:26.357305
- Title: Scalable neuromorphic computing from autonomous spiking dynamics in a clockless reconfigurable chip
- Title（参考訳）: クロックレスリコンフィギュアブルチップにおける自律スパイキングダイナミクスによるスケーラブルなニューロモルフィックコンピューティング
- Authors: Eric Oliveira Gomes, Damien Rontani,
- Abstract要約: 本稿では、クロックレスデジタル回路の自律的時間連続進化から生じるスパイキングダイナミクスに基づくスケーラブルなニューロモルフィックアーキテクチャを提案する。
完全な処理パイプラインは、機械学習タスクを解決するためにスパイク符号化されたデータの効率的な処理を可能にする。
スパイクベース符号化と高速処理を用いた音声分類タスクの競合性能を示す。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: We propose a scalable neuromorphic architecture based on spiking dynamics emerging from the autonomous time-continuous evolution of clockless (asynchronous) digital circuits. Implemented on commercially available field-programmable gate arrays (FPGAs), our system implements networks of interacting Boolean spiking neurons with configurable excitatory and inhibitory synaptic weights. A complete processing pipeline enables efficient handling of spike-encoded data for solving machine-learning tasks. We demonstrate competitive performance for an audio classification task with spike-based encoding and high-speed processing. Power consumption is significantly lower than traditional digital implementations; this makes our approach an efficient alternative that bridges the gap to dedicated analog neuromorphic systems without the need for specialized hardware design. More generally, our approach establishes clockless digital hardware as a viable platform for neuromorphic computing. It paves the way for reconfigurable chips to be turned into energy-efficient quasi-analog neuromorphic processors.
- Abstract（参考訳）: 本稿では、クロックレス(非同期)デジタル回路の自律的時間連続進化から生じるスパイキングダイナミクスに基づくスケーラブルなニューロモルフィックアーキテクチャを提案する。
市販のフィールドプログラマブルゲートアレイ (FPGA) に実装し, ブーリアンスパイキングニューロンと, 構成可能な興奮および抑制性シナプス重みを相互作用するネットワークを実装した。
完全な処理パイプラインは、機械学習タスクを解決するためにスパイク符号化されたデータの効率的な処理を可能にする。
スパイクベース符号化と高速処理を用いた音声分類タスクの競合性能を示す。
電力消費は従来のデジタル実装よりも大幅に小さく、特殊なハードウェア設計を必要とせずに専用アナログニューロモルフィックシステムにギャップを埋める効率的な代替手段となる。
より一般的に、我々のアプローチは、ニューロモルフィックコンピューティングのための実行可能なプラットフォームとして、クロックレスデジタルハードウェアを確立する。
これは、再構成可能なチップをエネルギー効率のよい準アナログニューロモルフィックプロセッサに変換する方法である。
関連論文リスト
- Heterogeneous SoC Integrating an Open-Source Recurrent SNN Accelerator for Neuromorphic Edge Computing on FPGA [2.2940088641992697]
デジタルニューロモルフィックハードウェアの普及は、シリコンテープが回路から生み出す禁断のコストによって減速する。
本稿では、リカレントSNNアクセラレータReckOnの動作を従来のプロセッサと統合して管理する異種System-on-Chip(SoC)を提案する。
論文 参考訳（メタデータ） (2026-05-12T14:55:21Z) - Neuromorphic Wireless Split Computing with Resonate-and-Fire Neurons [69.73249913506042]
本稿では、共振器(RF)ニューロンを用いて時間領域信号を直接処理する無線スプリットコンピューティングアーキテクチャについて検討する。
可変周波数で共鳴することにより、RFニューロンは低スパイク活性を維持しながら時間局在スペクトル特徴を抽出する。
実験の結果,提案したRF-SNNアーキテクチャは従来のLIF-SNNやANNと同等の精度を達成できることがわかった。
論文 参考訳（メタデータ） (2025-06-24T21:14:59Z) - Neuromorphic Wireless Split Computing with Multi-Level Spikes [69.73249913506042]
ニューロモルフィックコンピューティングは、スパイキングニューラルネットワーク(SNN)を使用して推論タスクを実行する。
スパイクニューロン間で交換される各スパイクに小さなペイロードを埋め込むことで、エネルギー消費を増大させることなく推論精度を高めることができる。
分割コンピューティング — SNNを2つのデバイスに分割する — は、有望なソリューションだ。
本稿では,マルチレベルSNNを用いたニューロモルフィック無線分割コンピューティングアーキテクチャの総合的研究について述べる。
論文 参考訳（メタデータ） (2024-11-07T14:08:35Z) - A Realistic Simulation Framework for Analog/Digital Neuromorphic Architectures [73.65190161312555]
ARCANAは、混合信号ニューロモルフィック回路の特性を考慮に入れたソフトウェアスパイクニューラルネットワークシミュレータである。
得られた結果が,ソフトウェアでトレーニングされたスパイクニューラルネットワークの動作を,かつてハードウェアにデプロイされた場合の信頼性の高い推定方法を示す。
論文 参考訳（メタデータ） (2024-09-23T11:16:46Z) - SpikingJelly: An open-source machine learning infrastructure platform
for spike-based intelligence [51.6943465041708]
スパイキングニューラルネットワーク(SNN)は、高エネルギー効率のニューロモルフィックチップに脳にインスパイアされたインテリジェンスを実現することを目的としている。
我々は、ニューロモルフィックデータセットの事前処理、深層SNNの構築、パラメータの最適化、およびニューロモルフィックチップへのSNNのデプロイのためのフルスタックツールキットをコントリビュートする。
論文 参考訳（メタデータ） (2023-10-25T13:15:17Z) - DYNAP-SE2: a scalable multi-core dynamic neuromorphic asynchronous
spiking neural network processor [2.9175555050594975]
我々は、リアルタイムイベントベーススパイキングニューラルネットワーク(SNN)をプロトタイピングするための、脳にインスパイアされたプラットフォームを提案する。
提案システムは, 短期可塑性, NMDA ゲーティング, AMPA拡散, ホメオスタシス, スパイク周波数適応, コンダクタンス系デンドライトコンパートメント, スパイク伝達遅延などの動的および現実的なニューラル処理現象の直接エミュレーションを支援する。
異なる生物学的に可塑性のニューラルネットワークをエミュレートする柔軟性と、個体群と単一ニューロンの信号の両方をリアルタイムで監視する能力により、基礎研究とエッジコンピューティングの両方への応用のための複雑なニューラルネットワークモデルの開発と検証が可能になる。
論文 参考訳（メタデータ） (2023-10-01T03:48:16Z) - Time-coded Spiking Fourier Transform in Neuromorphic Hardware [4.432142139656578]
本研究では,Fourier変換と数学的に等価な時間ベースのスパイクニューラルネットワークを提案する。
我々はニューロモルフィックチップLoihiにネットワークを実装し、自動車周波数変調連続波レーダを用いた5つの実シナリオの実験を行った。
論文 参考訳（メタデータ） (2022-02-25T12:15:46Z) - Robust trajectory generation for robotic control on the neuromorphic
research chip Loihi [0.0]
我々は、最近開発されたスパイクニューラルネットワークモデル、いわゆる異方性ネットワークを利用する。
我々は,Loihi上の異方性ネットワークが神経活動の逐次パターンを確実に符号化していることを示す。
そこで本研究では,複雑なロボットの動きを生成できる新しいアルゴリズムを提案する。
論文 参考訳（メタデータ） (2020-08-26T16:02:39Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。