論文の概要: Heterogeneous SoC Integrating an Open-Source Recurrent SNN Accelerator for Neuromorphic Edge Computing on FPGA
- arxiv url: http://arxiv.org/abs/2605.12217v1
- Date: Tue, 12 May 2026 14:55:21 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-05-13 21:48:56.939827
- Title: Heterogeneous SoC Integrating an Open-Source Recurrent SNN Accelerator for Neuromorphic Edge Computing on FPGA
- Title（参考訳）: FPGA上でのニューロモーフィックエッジコンピューティングのためのオープンソースリカレントSNN加速器を統合する不均一SoC
- Authors: Michelangelo Barocci, Vittorio Fra, Enrico Macii, Gianvito Urgese,
- Abstract要約: デジタルニューロモルフィックハードウェアの普及は、シリコンテープが回路から生み出す禁断のコストによって減速する。
本稿では、リカレントSNNアクセラレータReckOnの動作を従来のプロセッサと統合して管理する異種System-on-Chip(SoC)を提案する。
- 参考スコア（独自算出の注目度）: 2.2940088641992697
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: The growing popularity of Spiking Neural Networks (SNNs) and their applications has led to a significant fast-paced increase of neuromorphic architectures capable of mimicking the spike-based data processing typical of biological neurons. The efficient power consumption and parallel computing capabilities of the SNNs lead researchers towards the development of digital accelerators, which exploit such features to bring fast and low-power computation on edge devices. The spread of digital neuromorphic hardware however is slowed down by the prohibitive costs that the silicon tape out of circuits brings, that's why targeting Field Programmable Gate Arrays (FPGAs) could represent a viable alternative, offering a flexible and cost-effective platform for implementing digital neuromorphic systems and helping the spread of open-source hardware designs. In this work we present an heterogeneous System-on-Chip (SoC) where the operations of ReckOn, a Recurrent SNN accelerator, are managed through the integration with traditional processors. These include the RISC-V-based, open-source microcontroller X-HEEP and the ARM processor featured in Zynq Ultrascale systems. We validate our design by reproducing the classification results through the implementation on FPGA of the taped-out version of ReckOn in order to check the equivalence of the accuracy and the characteristics in terms of physical implementation. In a second set of experiments, we evaluate the online learning capability of the solution in classifying a subset of the Braille digit dataset recently used to compare neuromorphic frameworks and platforms.
- Abstract（参考訳）: スパイキングニューラルネットワーク(SNN)とその応用の普及は、生体ニューロンに典型的なスパイクベースのデータ処理を模倣することのできるニューロモルフィックアーキテクチャの急激な増加につながった。
SNNの効率的な電力消費と並列コンピューティング能力は、エッジデバイスに高速で低消費電力の計算をもたらすためにそのような機能を利用するデジタルアクセラレータの開発に研究者を導く。
しかし、デジタルニューロモルフィックハードウェアの普及は、シリコンテープが回路から引き出す禁止コストによって減速しているため、Field Programmable Gate Arrays(FPGA)をターゲットにすることで、ディジタルニューロモルフィックシステムを実装し、オープンソースのハードウェア設計の普及を支援する、柔軟で費用対効果の高いプラットフォームを提供することができる。
本稿では,従来のプロセッサとの統合により,リカレントSNNアクセラレータであるReckOnの動作を管理する異種System-on-Chip(SoC)を提案する。
RISC-VベースのオープンソースのマイクロコントローラX-HEEPや、Zynq Ultrascaleシステムに搭載されたARMプロセッサなどがある。
物理実装の精度と特性の等価性を確認するため、我々はReckOnのタップアウト版FPGAの実装を通じて分類結果を再現して設計を検証する。
第2の実験では、ニューロモーフィックなフレームワークとプラットフォームを比較するために最近使用された点字データセットのサブセットを分類する際のソリューションのオンライン学習能力を評価する。
関連論文リスト
- YANA: Bridging the Neuromorphic Simulation-to-Hardware Gap [0.559314565030237]
スパイキングニューラルネットワーク(SNN)は、従来のニューラルネットワーク(ANN)よりも大きなアドバンテージを約束する
しかし、別のニューロモルフィック加速器(YANA)はニューロモルフィックコンピューティングのためのハードウェアおよびソフトウェアフレームワークを提供する。
AMD Kria KR260プラットフォーム上にデプロイされた単一のYANAコアは、740 LUT、918レジスタ、7 BRAM、24 URAMを使用し、最大217ドルのシナプスと21,000ドルのニューロンをサポートする。
論文 参考訳（メタデータ） (2026-04-03T20:03:11Z) - Neuromorphic Wireless Split Computing with Multi-Level Spikes [69.73249913506042]
ニューロモルフィックコンピューティングは、スパイキングニューラルネットワーク(SNN)を使用して推論タスクを実行する。
スパイクニューロン間で交換される各スパイクに小さなペイロードを埋め込むことで、エネルギー消費を増大させることなく推論精度を高めることができる。
分割コンピューティング — SNNを2つのデバイスに分割する — は、有望なソリューションだ。
本稿では,マルチレベルSNNを用いたニューロモルフィック無線分割コンピューティングアーキテクチャの総合的研究について述べる。
論文 参考訳（メタデータ） (2024-11-07T14:08:35Z) - Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。
アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。
ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
論文 参考訳（メタデータ） (2024-06-20T17:08:42Z) - Harnessing FPGA Technology for Enhanced Biomedical Computation [0.0]
この研究は、CNN、Recurrent Neural Networks (RNN)、Long Short-Term Memory Networks (LSTMs)、Deep Belief Networks (DBNs)のような洗練されたニューラルネットワークフレームワークを掘り下げる。
レイテンシやスループットなどの性能指標を評価することにより,高度なバイオメディカルコンピューティングにおけるFPGAの有効性を示す。
論文 参考訳（メタデータ） (2023-11-21T08:51:58Z) - SpikingJelly: An open-source machine learning infrastructure platform
for spike-based intelligence [51.6943465041708]
スパイキングニューラルネットワーク(SNN)は、高エネルギー効率のニューロモルフィックチップに脳にインスパイアされたインテリジェンスを実現することを目的としている。
我々は、ニューロモルフィックデータセットの事前処理、深層SNNの構築、パラメータの最適化、およびニューロモルフィックチップへのSNNのデプロイのためのフルスタックツールキットをコントリビュートする。
論文 参考訳（メタデータ） (2023-10-25T13:15:17Z) - DYNAP-SE2: a scalable multi-core dynamic neuromorphic asynchronous
spiking neural network processor [2.9175555050594975]
我々は、リアルタイムイベントベーススパイキングニューラルネットワーク(SNN)をプロトタイピングするための、脳にインスパイアされたプラットフォームを提案する。
提案システムは, 短期可塑性, NMDA ゲーティング, AMPA拡散, ホメオスタシス, スパイク周波数適応, コンダクタンス系デンドライトコンパートメント, スパイク伝達遅延などの動的および現実的なニューラル処理現象の直接エミュレーションを支援する。
異なる生物学的に可塑性のニューラルネットワークをエミュレートする柔軟性と、個体群と単一ニューロンの信号の両方をリアルタイムで監視する能力により、基礎研究とエッジコンピューティングの両方への応用のための複雑なニューラルネットワークモデルの開発と検証が可能になる。
論文 参考訳（メタデータ） (2023-10-01T03:48:16Z) - Exploiting FPGA Capabilities for Accelerated Biomedical Computing [0.0]
本研究では、フィールドプログラマブルゲートアレイ(FPGA)を用いたECG信号解析のための高度なニューラルネットワークアーキテクチャを提案する。
我々は、トレーニングと検証にMIT-BIH Arrhythmia Databaseを使用し、堅牢性を改善するためにガウスノイズを導入した。
この研究は最終的に、様々なアプリケーションのためのFPGA上でのニューラルネットワーク性能を最適化するためのガイドを提供する。
論文 参考訳（メタデータ） (2023-07-16T01:20:17Z) - FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。
この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。
分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
論文 参考訳（メタデータ） (2022-01-18T13:59:22Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。