論文の概要: SchGen: PCB Schematic Generation with Semantic-Grounded Code Representations

• arxiv url: http://arxiv.org/abs/2605.30345v1
• Date: Thu, 28 May 2026 17:59:50 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-05-30 02:45:56.758297
• Title: SchGen: PCB Schematic Generation with Semantic-Grounded Code Representations
• Title（参考訳）: SchGen:Semantic-Grounded Code Representationを用いたPCBスキーマ生成
• Authors: Qinpei Luo, Ruichun Ma, Xinyu Zhang, Lili Qiu,
• Abstract要約: 本稿では、自然言語要求から編集可能なPCBスキーマを生成する最初の大規模言語モデルであるSchGenについて述べる。 現在のスキーマ形式は冗長、ツール固有の構文、幾何学的な記述が支配的である。 我々は,相対的な配置とピン名に基づく配線で,スキーマ的編集プリミティブを符号化する意味的基底コード表現を導入する。
• 参考スコア（独自算出の注目度）: 14.65619005733256
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Printed circuit board (PCB) schematic design defines nearly all electronic hardware, but it remains manual and expertise-intensive. While generative AI has advanced digital and analog IC design, PCB schematic generation from natural-language intent is largely unexplored. This paper presents SchGen, the first large language model that generates editable PCB schematics from natural-language requests. The key challenge lies in the lack of an LLM-suited representation and a large-scale dataset. Current schematic formats are dominated by verbose, tool-specific syntax and geometry-heavy descriptions, making them difficult to generate reliably. We introduce a semantically grounded code representation that encodes schematic editing primitives with relative placement and pin-name-based wiring, transforming a geometry-driven generation problem into a semantics-driven matching task amenable to LLMs. We further construct a large-scale dataset of PCB schematics paired with user prompts via a human-agent collaborative pipeline that converts open-source hardware designs into our representation. Experiments show that SchGen significantly outperforms alternative representations and even larger general-purpose LLMs on wire connectivity accuracy and functional correctness. Our results highlight the critical role of representation design in enabling generative models for complex hardware design tasks.
• Abstract（参考訳）: プリント回路基板 (PCB) のスキーマ設計は、ほぼ全ての電子ハードウェアを定義するが、手作業と専門知識に重点を置いている。 生成AIは先進的なデジタルIC設計とアナログIC設計を持っているが、自然言語インテントからのPCBスキーマ生成はほとんど探索されていない。 本稿では、自然言語要求から編集可能なPCBスキーマを生成する最初の大規模言語モデルであるSchGenについて述べる。 鍵となる課題は、LLMに適合した表現と大規模なデータセットの欠如である。 現在のスキーマ形式は冗長でツール固有の構文と幾何学的な記述が支配的であり、確実に生成することは困難である。 本稿では,相対的な配置とピン名ベースの配線でスキーマ的編集プリミティブを符号化した意味的基底コード表現を導入し,幾何学的生成問題からLLMに適した意味論的マッチングタスクへと変換する。 さらに,オープンソースのハードウェア設計を表現に変換する,ユーザプロンプトと組み合わせた大規模PCBスキーマデータセットを構築した。 実験により、SchGenは、有線接続精度と機能的正当性において、代替表現やより大きな汎用LLMよりも大幅に優れていることが示された。 本稿では,複雑なハードウェア設計タスクのための生成モデルの実現における表現設計の重要性を強調した。

関連論文リスト

• VeriGraphi: A Multi-Agent Framework of Hierarchical RTL Generation for Large Hardware Designs [5.354071922171165]
  本稿では,RTL生成パイプラインを駆動するアーキテクチャ基板として,仕様記述型知識グラフを導入するフレームワークであるVeriGraphiを紹介する。 VeriGraphi は RISC-V に対する人間の介入を最小限に抑え, 信頼性の高い階層型 RTL 生成を可能にする。
  論文  参考訳（メタデータ） (2026-04-16T02:30:57Z)
• Plain Transformers are Surprisingly Powerful Link Predictors [57.01966734467712]
  リンク予測はグラフ機械学習における中核的な課題であり、リッチで複雑なトポロジ的依存関係をキャプチャするモデルを必要とする。 グラフニューラルネットワーク(GNN)が標準的なソリューションであるのに対して、最先端のパイプラインは明示的な構造やメモリ集約的なノードの埋め込みに依存していることが多い。 本報告では,手作りのプリミティブに置き換えるエンコーダのみのプレーントランスであるPENCILについて,サンプリングしたローカルサブグラフに注目する。
  論文  参考訳（メタデータ） (2026-02-02T02:45:52Z)
• PCBSchemaGen: Constraint-Guided Schematic Design via LLM for Printed Circuit Boards (PCB) [4.9615245990668795]
  プリント回路基板(PCB)のアーキテクチャ設計は、電子産業のあらゆる分野において重要な役割を担っている。 LLMエージェントと制約合成を組み合わせたPCBスキーマ設計のための最初のトレーニングフリーフレームワークであるPCBGenを紹介する。 その結果,PCBGenは設計精度と計算効率を大幅に向上することがわかった。
  論文  参考訳（メタデータ） (2026-01-31T04:39:43Z)
• CircuitLM: A Multi-Agent LLM-Aided Design Framework for Generating Circuit Schematics from Natural Language Prompts [0.5219568203653523]
  大型言語モデル(LLM)は、しばしば細かい詳細を幻覚し、電気的制約に違反し、機械で読めない出力を生成する。 ユーザプロンプトを構造化して視覚的に解釈可能なCircuitJSONスキーマに変換する,マルチエージェントLCM支援回路設計パイプラインであるCircuitLMを提案する。 この作業は、自然言語入力をデプロイ可能なハードウェア設計にブリッジし、非専門家による信頼性の高い回路プロトタイピングを可能にする。
  論文  参考訳（メタデータ） (2026-01-08T02:18:43Z)
• Scaling LLM Speculative Decoding: Non-Autoregressive Forecasting in Large-Batch Scenarios [76.85739138203014]
  本稿では,一方向および注目メカニズムを加速する新しいアーキテクチャであるSpecFormerを紹介する。 また,SpecFormerはトレーニング要求の低減と計算コストの削減を実現している。
  論文  参考訳（メタデータ） (2025-11-25T14:20:08Z)
• QiMeng-CRUX: Narrowing the Gap between Natural Language and Verilog via Core Refined Understanding eXpression [48.84841760215598]
  大規模言語モデル(LLM)はハードウェア記述言語(HDL)生成において有望な能力を示している。 既存のアプローチは、しばしば曖昧で冗長で構造化されていない自由形式の自然言語記述に依存している。 我々は、ハードウェアコード生成を、オープンな自然言語空間からドメイン固有の高度に制約されたターゲット空間への複雑な変換として扱う。 構造化された中間空間であるCore Refined Understanding eXpression (CRUX)を導入し、ユーザの意図の本質的な意味を捉えながら、正確なVerilogコード生成のための式を整理する。
  論文  参考訳（メタデータ） (2025-11-25T09:17:32Z)
• Aggregated Structural Representation with Large Language Models for Human-Centric Layout Generation [7.980497203230983]
  本稿では,グラフネットワークを大規模言語モデル (LLM) と統合して構造情報を保存し,生成能力を向上するアグリゲーション構造表現 (ASR) モジュールを提案する。 RICOデータセットに対する包括的評価は、平均的相互接続(mIoU)と、クラウドソーシングによるユーザスタディによる定性の両方を用いて、ASRの強い性能を示す。
  論文  参考訳（メタデータ） (2025-05-26T06:17:21Z)
• HiVeGen -- Hierarchical LLM-based Verilog Generation for Scalable Chip Design [24.46771930751068]
  HiVeGenは階層的なVerilog生成フレームワークで、生成タスクを階層的なサブモジュールに分解する。 自動設計空間探索(DSE)を階層対応のプロンプト生成に変換し、コードの再利用を強化するために重みに基づく検索を導入する。 エラー補正コストを低減し、生成した設計の質を大幅に向上させる。
  論文  参考訳（メタデータ） (2024-12-06T19:37:53Z)
• Mechanisms of Symbol Processing for In-Context Learning in Transformer Networks [78.54913566111198]
  大規模言語モデル(LLM)は、文脈内学習(ICL)によるシンボル処理における印象的な能力を示した。 トランスネットワークにおけるロバストなシンボル処理を実現するメカニズムの解明を目指す。 複雑で抽象的なシンボル処理を行うための記号プログラムを記述できる高レベル言語 PSL を開発した。
  論文  参考訳（メタデータ） (2024-10-23T01:38:10Z)
• LLM4EDA: Emerging Progress in Large Language Models for Electronic Design Automation [74.7163199054881]
  大規模言語モデル(LLM)は、文脈理解、論理推論、回答生成においてその能力を実証している。 本稿では,EDA分野におけるLLMの応用に関する系統的研究を行う。 論理合成,物理設計,マルチモーダル特徴抽出,回路のアライメントにLLMを適用することに焦点を当て,今後の研究の方向性を強調した。
  論文  参考訳（メタデータ） (2023-12-28T15:09:14Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。