論文の概要: Long-Term and Short-Term Transistor Aging in Deep Neural Networks: Impact and Mitigation

• arxiv url: http://arxiv.org/abs/2606.04266v1
• Date: Tue, 02 Jun 2026 22:33:07 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-04 20:44:18.409953
• Title: Long-Term and Short-Term Transistor Aging in Deep Neural Networks: Impact and Mitigation
• Title（参考訳）: ディープニューラルネットワークにおける長期と短期のトランジスタ老化--影響と緩和
• Authors: Alireza Sarmadi, Virinchi Roy Surabhi, Prashanth Krishnamurthy, Hussam Amrouch, Ramesh Karri, Farshad Khorrami,
• Abstract要約: ディープニューラルネットワーク(DNN)は、画像分類や音声認識など、さまざまな現実世界のアプリケーションで使用されている。 本章では,DNN推定精度に及ぼす長期および短期トランジスタ時効の影響について詳細に考察する。
• 参考スコア（独自算出の注目度）: 21.78731269306124
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Deep neural networks (DNNs) are used in a variety of real-world applications including, for example, image classification and speech recognition. The inference accuracy of DNN implemented on hardware in integrated circuits (ICs) degrades under phenomena such as transistor aging. Aging slows down the switching speed of transistors, resulting in system-level timing violations due to unsustainable clocks. To maintain reliability for the entire projected lifetime, designers add guardbands to prevent timing violations; however, adding large timing guardbands causes losses in performance (speed or throughput). This chapter provides a detailed discussion of the effects of long-term and short-term transistor aging on DNN inference accuracy. Furthermore, to mitigate aging effects on DNN's accuracy and keep them at bay, a methodology for aging-aware retraining is presented in order to generate a resilient DNN even when aggressive (i.e., smaller than required) guardbands are used. This improves the inference accuracy of the DNNs even in the presence of aging-induced degradation. These effects are discussed in this chapter along with mitigation strategies on a hardware implementation of a DNN for image classification on an off-the-shelf image dataset. The application of short-term aging as an excitation mechanism for the detection of hardware Trojans in integrated circuits is also briefly discussed.
• Abstract（参考訳）: ディープニューラルネットワーク(DNN)は、画像分類や音声認識など、さまざまな現実世界のアプリケーションで使用されている。 集積回路(IC)のハードウェア上で実装されたDNNの推測精度は、トランジスタの老化などの現象によって低下する。 老朽化はトランジスタのスイッチング速度を遅くし、持続不可能なクロックによるシステムレベルのタイミング違反をもたらす。 予測寿命全体の信頼性を維持するため、設計者はタイミング違反を防止するためにガードバンドを追加するが、大きなタイミングガードバンドを追加すると性能(速度またはスループット)が低下する。 本章では,DNN推定精度に及ぼす長期および短期トランジスタ時効の影響について詳細に考察する。 さらに、DNNの精度に対する老化効果を軽減し、それを抑えるため、アグレッシブ(すなわち、必要より小さい)ガードバンドを使用した場合でも、回復力のあるDNNを生成するために、老化認識再訓練の方法論を提示する。 これにより、加齢による劣化があっても、DNNの推測精度が向上する。 この章では、市販の画像データセット上の画像分類のためのDNNのハードウェア実装に関する緩和戦略とともに、これらの効果について議論する。 集積回路におけるハードウェアトロイの木馬検出のための励振機構としての短期老化の応用についても概説する。

関連論文リスト

• Monitoring Neural Training with Topology: A Footprint-Predictable Collapse Index [51.56484100374058]
  我々は,MHM(Modular Morse Homology maintenance)とCI(Composite Collapse Index)を併用したオンライントポロジ対応型神経表現モニタを提案する。 コンプレックスを再構築する代わりに、スパース編集を一定のスケールで適用し、離散的なモースマッチングを維持し、高速でインクリメンタルな更新をもたらす。
  論文  参考訳（メタデータ） (2026-04-28T19:21:21Z)
• A Latency Coding Framework for Deep Spiking Neural Networks with Ultra-Low Latency [51.75891259753546]
  スパイキングニューラルネットワーク(SNN)は、エネルギー効率のよいニューラル処理に重要な可能性を持つ生物学的にインスパイアされたコンピューティングパラダイムを提供する。 Time-To-First-Spike (TTFS)コーディングは、ニューロンの最初のスパイクの正確なタイミングを通じて情報を符号化する。 TTFSモデルには効率的なトレーニング方法がなく、高い推論遅延と限られたパフォーマンスに悩まされている。 本稿では,バックプロパゲーション・スロー・タイム(BPTT)アルゴリズムを用いて,深層TTFS符号化SNNの効率的なトレーニングを可能にする包括的フレームワークを提案する。
  論文  参考訳（メタデータ） (2026-03-24T13:52:03Z)
• Towards Low-latency Event-based Visual Recognition with Hybrid Step-wise Distillation Spiking Neural Networks [50.32980443749865]
  スパイキングニューラルネットワーク(SNN)は、低消費電力と高い生物性のために大きな注目を集めている。 現在のSNNは、ニューロモルフィックデータセットの正確性とレイテンシのバランスをとるのに苦労している。 ニューロモルフィックデータセットに適したステップワイド蒸留法(HSD)を提案する。
  論文  参考訳（メタデータ） (2024-09-19T06:52:34Z)
• RescueSNN: Enabling Reliable Executions on Spiking Neural Network Accelerators under Permanent Faults [15.115813664357436]
  RescueSNNはSNNチップの計算エンジンにおける永久欠陥を軽減する新しい手法である。 RescueSNNは、高い故障率で25%未満のスループットの削減を維持しながら、最大80%の精度向上を実現している。
  論文  参考訳（メタデータ） (2023-04-08T15:24:57Z)
• GNN4REL: Graph Neural Networks for Predicting Circuit Reliability Degradation [7.650966670809372]
  我々はグラフニューラルネットワーク(GNN)を用いて、プロセスの変動とデバイス老化が回路内の任意の経路の遅延に与える影響を正確に推定する。 GNN4RELは、工業用14nm計測データに対して校正されたFinFET技術モデルに基づいて訓練されている。 我々は、平均絶対誤差を0.01ポイントまで下げて、全経路(特に数秒以内)の遅延劣化をうまく見積もった。
  論文  参考訳（メタデータ） (2022-08-04T20:09:12Z)
• FitAct: Error Resilient Deep Neural Networks via Fine-Grained Post-Trainable Activation Functions [0.05249805590164901]
  ディープニューラルネットワーク(DNN)は、パーソナルヘルスケアデバイスや自動運転車などの安全クリティカルなシステムにますます導入されている。 本稿では,DNNの微粒化後のアクティベーション機能を実装することで,DNNのエラーレジリエンスを高めるための低コストなアプローチであるFitActを提案する。
  論文  参考訳（メタデータ） (2021-12-27T07:07:50Z)
• Two-Timescale End-to-End Learning for Channel Acquisition and Hybrid Precoding [94.40747235081466]
  本研究では,ミリ波(mmWave)大規模マルチインプット多重出力(MIMO)システムのためのエンドツーエンドの深層学習に基づくジョイントトランスシーバ設計アルゴリズムを提案する。 我々は受信したパイロットを受信機でフィードバックビットにマッピングし、さらに送信機でハイブリッドプリコーダにフィードバックビットをマッピングするDNNアーキテクチャを開発した。
  論文  参考訳（メタデータ） (2021-10-22T20:49:02Z)
• Dynamic Reliability Management in Neuromorphic Computing [8.616676521313815]
  ニューロモルフィックコンピューティングシステムは、高密度で低エネルギーのシナプス記憶を実装するために非揮発性メモリ(NVM)を使用する。 NVMを操作するために必要な電流は、ハードウェアの各ニューロンとシナプス回路におけるCMOSベースのトランジスタの老化を引き起こす。 本稿では,知的ランタイムマネージャを設計することにより,ニューロモルフィックシステムにおける老化に伴う信頼性問題を緩和する新しい手法を提案する。
  論文  参考訳（メタデータ） (2021-05-05T13:17:17Z)
• Reliability-Aware Quantization for Anti-Aging NPUs [3.171120700157178]
  ニューラルプロセッシングユニット(NPU)の経年変化を解消する信頼性認識量子化を提案する。 本手法は,老化によるnpuの遅延増加を補償しながら,時間とともに優雅な推論精度の低下をもたらす。 ImageNetデータセットでトレーニングされた10以上の最先端ニューラルネットワークアーキテクチャによる評価は、10年間の生涯平均精度損失がわずか3%であることを示している。
  論文  参考訳（メタデータ） (2021-03-08T15:13:02Z)
• GraN: An Efficient Gradient-Norm Based Detector for Adversarial and Misclassified Examples [77.99182201815763]
  ディープニューラルネットワーク(DNN)は、敵対的な例やその他のデータ摂動に対して脆弱である。 GraNは、どのDNNにも容易に適応できる時間およびパラメータ効率の手法である。 GraNは多くの問題セットで最先端のパフォーマンスを達成する。
  論文  参考訳（メタデータ） (2020-04-20T10:09:27Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。