論文の概要: MADAR: An Address-Free Processor

• arxiv url: http://arxiv.org/abs/2606.15535v1
• Date: Sun, 14 Jun 2026 01:31:27 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-16 16:21:33.681234
• Title: MADAR: An Address-Free Processor
• Title（参考訳）: MADAR:アドレスフリープロセッサ
• Abstract要約: MADARは、プログラムが実行される前にデータの動きが分かっている計算のための新しい設計ポイントである。 AIアクセラレーションの最大のメリットは、すべてのマトゥルと畳み込みの中心にある乗算累積がストリーミング形式にコンパイルされることだ。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: In a modern processor, computing is the cheap part. Most of its area and energy go to \emph{addressing} -- moving operands to and from a register file and cache, and running the tags, ports, miss queues, and bypass networks that find a value where it was left. MADAR deletes that machinery by abolishing the address. All state circulates in rings of slots that advance one position per clock; instructions and data ride in the same slots; a value is named by its place in an orbit -- a \rp{} coordinate -- not by an address; a fixed station computes when a circulating instruction sweeps past its operands, on a schedule set at compile time; and a hierarchy of rings of increasing period replaces the cache hierarchy, movement between them scheduled rather than triggered by a miss. No prior circulating-store, dataflow, or statically scheduled machine combines all four of these. We define the execution model, validate it in a cycle-accurate register-transfer-level implementation, show it \emph{compilable} -- a constructive scheduler emits programs cross-checked against the implementation -- and price it with a first-order energy model. The payoff is clearest for AI acceleration: the multiply-accumulate at the heart of every matmul and convolution compiles to a streaming form whose energy per operation stays flat as the reduction grows, and the operand reuse that makes matrix multiplication efficient is carried by the ring-period hierarchy -- the memory hierarchy doing by rotation what a cache does by tags. MADAR is a new design point for any computation whose data movement is known before the program runs.
• Abstract（参考訳）: 現代のプロセッサでは、コンピューティングは安い部分です。 エリアとエネルギの大部分が \emph{addressing} -- レジスタファイルとキャッシュからオペランドを移動させ、タグ、ポート、ミスキュー、バイパスネットワークを実行し、残されている値を見つける。MADARは、アドレスを廃止することで、そのマシンを削除する。すべての状態は、クロック毎に1つの位置を進むスロットのリングに循環する。命令とデータは、同じスロットに表示される。その値は、その軌道上の場所 -- アドレスではなく \rp{}座標 -- に名前付けられる。 以前の循環ストア、データフロー、あるいは静的にスケジュールされたマシンは、これら4つを全て組み合わせていない。 我々は、実行モデルを定義し、それをサイクル精度のレジスタ-転送レベルの実装で検証し、その実装に対してクロスチェックされたプログラムを出力する構築スケジューラである \emph{compilable} を示し、一階のエネルギモデルで価格付けする。 演算毎のエネルギーが減少するに従ってフラットなストリーミング形式にコンパイルされ、行列乗算を効率的にするオペランド再利用は、リング階層階層階層によって実行される -- キャッシュがタグによって行うように回転することによって行われるメモリ階層。 MADARは、プログラムが実行される前にデータの動きが分かっている計算のための新しい設計ポイントである。

関連論文リスト

• DriveCache: Action-Aware Caching for Driving World Model Inference [61.07117287683939]
  拡散ベースの駆動ジェネレータは、デノナイジングステップ全体にわたって大きなバックボーンを評価し、生成スループットを制限します。 既存の拡散加速法では、このコストを削減できるが、汎用設計では、エゴ速度や計画軌道など、発生前に利用可能な駆動信号は省略される。 トレーニング不要でアクション対応のコントローラであるDriveCacheを提案する。このコントローラは,シーン間での再利用や動的プログラミングの割り当てに,調整された応答予算の下でのデノナイズステップの配置に使用する。
  論文  参考訳（メタデータ） (2026-08-17T10:04:49Z)
• Back from the Future: Key-Value Cache Management by Counter-Causal Surprise [67.1056509495879]
  近年,キーバリュー(KV)キャッシュ管理が重要な研究方向として注目されている。 より最近のトークンからよく予測できる過去のトークンは冗長である,という洞察に動機づけられた,単純かつ効果的なKV消去スキームを提案する。 我々は,他の最先端手法と比較して,競争力や性能向上を示す各種オープンソースLCMとベンチマークデータセットについて,我々の戦略を評価した。
  論文  参考訳（メタデータ） (2026-07-30T02:42:51Z)
• Sparse by Command: Task-Conditional Compute Skipping for Multi-Task Inference Accelerators [20.25679176568031]
  マルチタスク推論モデルは、様々なタスクにまたがって単一のバックボーンを共有するが、どのタスクがアクティブであるかに関わらず、同じ計算を実行する。 本稿では,軽量なゲーティングネットワークをバックボーンと共同でトレーニングし,タスク入力に条件付けされたタイルごとのバイナリ実行マスクを予測する手法を提案する。 これにより、タスク依存の計算が削減され、各コマンドは必要なネットワークのサブセットのみを起動する。
  論文  参考訳（メタデータ） (2026-07-24T07:06:06Z)
• A Symbolic Neural CPU for Quantization-Simulated Writeback and Interpretable Program Execution [0.0]
  本稿では、リカレント制御、明示的な演算ルータ、軌道監視を組み合わせたトレース制御型シンボリック・ニューラルCPUを提案する。 このモデルは選択した操作、ソースレジスタと宛先レジスタ、レジスタトラジェクトリ、メモリ信号、書き込みセマンティクスを公開する。 これらの結果は、解釈可能で、低精度で制御可能なニューラル実行のための、トレース検証可能なフレームワークを確立する。
  論文  参考訳（メタデータ） (2026-07-10T22:55:23Z)
• What Memory Do GUI Agents Really Need? From Passive Records to Active Task-Driving States [29.883598855446976]
  モバイルGUIエージェントは、ページやアプリケーション間でのタスク関連データの読み込み、更新、再利用を必要とする長い水平タスクに直面している。 既存の方法は、メモリを主にパッシブストレージとして扱い、過去の観測が蓄積され、必要に応じて回収される。 本稿では,GUIエージェントメモリをパッシブストレージからアクティブに保守された実行状態に移行するアクティブタスク駆動メモリ(ATMem)を提案する。
  論文  参考訳（メタデータ） (2026-06-30T13:01:19Z)
• Memory-Scalable and Hardware-Adaptive Matrix-Free Quantum Simulation [0.0]
  本稿では,大規模演算子をベクトルに適用するためのメモリスケーリング,ハードウェア適応型行列フリーフレームワークを提案する。 量子シミュレーションでは、量子演算のコアカーネルを提供する。
  論文  参考訳（メタデータ） (2026-06-30T12:45:48Z)
• SinkRec: Mitigating Semantic State Sink in Long Sequence Recommendation with Memory-Conditioned Gated Delta Networks [31.41875429254432]
  セマンティックステートシンクを緩和するハイブリッドメモリ-遷移ループアーキテクチャであるSinkRecを提案する。 SinkRecは、繰り返し発生するローカルパターンを学習可能な条件記憶に外部化する。 TDGDは、メモリに隠された更新を抑え、メモリに整合した読み出し応答を除去することで、リカレント書き込みと読み出しをメモリで浄化する。
  論文  参考訳（メタデータ） (2026-06-03T09:10:06Z)
• CODA: Rewriting Transformer Blocks as GEMM-Epilogue Programs [48.961770224590204]
  CODAは、これらの計算をGEMM+epilogueプログラムとして表現するGPUカーネル抽象化である。 我々は,CODAがフレームワークレベルの生産性とハードウェアレベルの効率を両立させるための実践的な方法を提供することを示した。
  論文  参考訳（メタデータ） (2026-05-19T02:30:43Z)
• Hexcute: A Tile-based Programming Language with Automatic Layout and Task-Mapping Synthesis [8.742879659920643]
  Hexcuteはタイルベースのプログラミング言語で、共有メモリとレジスタの抽象化を公開し、混合型演算子のきめ細かい最適化を可能にする。 レイアウトとタスクマッピングの合成を、新しい型推論ベースのアルゴリズムで自動化する。 評価の結果,Hexcute は広い範囲の DL 演算子に一般化し,混合型演算子に対する既存の DL コンパイラよりも 1.7-11.28$times$ の高速化を実現し,エンドツーエンド評価では 2.91$times$ の高速化を実現している。
  論文  参考訳（メタデータ） (2025-04-22T19:01:28Z)
• Sparser Training for On-Device Recommendation Systems [50.74019319100728]
  動的スパーストレーニング(DST)に基づく軽量埋め込み手法であるスパースRecを提案する。 これは、重要なベクトルの部分集合をサンプリングすることによって、バックプロパゲーション中の密度勾配を避ける。
  論文  参考訳（メタデータ） (2024-11-19T03:48:48Z)
• Efficient Data-Plane Memory Scheduling for In-Network Aggregation [14.52822604368543]
  我々は、$underlineE$fficient Switch Memory $underlineS$cheduler for In-Network $underlineA$ggregationを提案する。 コアでは、ESAはアグリゲータ割り当てプリミティブを強制し、データプレーンで優先度スケジューリングを導入する。 実験の結果、ESAは平均的なJCTを最大$1.35タイムで改善できることがわかった。
  論文  参考訳（メタデータ） (2022-01-17T13:29:18Z)
• Brain-inspired Cognition in Next Generation Racetrack Memories [0.6850683267295249]
  超次元コンピューティング(Hyperdimensional Computing、HDC)は、認知をエミュレートするために数千次元のベクトルで動く脳にインスパイアされた新しい計算フレームワークである。 本稿では,レーストラックメモリ(RTM)をベースとして,メモリ内のHDCフレームワーク全体の実行と高速化を行うアーキテクチャを提案する。 提案手法では、最小限のCMOS回路が必要であり、Transverse Read (TR) と呼ばれるRTM内の複数の領域にまたがる読み出し演算を用いて排他的または追加操作を実現する。
  論文  参考訳（メタデータ） (2021-11-03T14:21:39Z)
• Gradient Coding with Dynamic Clustering for Straggler-Tolerant Distributed Learning [55.052517095437]
  勾配降下(GD)は、複数の労働者にデータセットを分散することで学習タスクの並列化に広く用いられている。 分散同期gdにおけるイテレーション完了時間ごとの重要なパフォーマンスボトルネックは$straggling$ workersである。 コード化された分散技術は、最近ストラグラーを緩和し、労働者に冗長な計算を割り当てることでgdイテレーションを高速化するために導入された。 本稿では,従来のトラグリング動作に依存する可能性のあるコードの中から,冗長なデータを労働者に割り当てて選択する動的GC方式を提案する。
  論文  参考訳（メタデータ） (2021-03-01T18:51:29Z)
• Gradient Coding with Dynamic Clustering for Straggler Mitigation [57.9123881133818]
  GC-DCは、前回のイテレーションにおけるストラグラーの振る舞いに基づいて、各クラスタ内のストラグラーワーカ数を規制する。 本稿では,GC-DCが従来のGC方式に比べて通信負荷を増大させることなく,各イテレーションの平均完了時間(各イテレーション)を大幅に改善できることを数値的に示す。
  論文  参考訳（メタデータ） (2020-11-03T18:52:15Z)
• Spatial Pyramid Based Graph Reasoning for Semantic Segmentation [67.47159595239798]
  セマンティックセグメンテーションタスクにグラフ畳み込みを適用し、改良されたラプラシアンを提案する。 グラフ推論は、空間ピラミッドとして構成された元の特徴空間で直接実行される。 計算とメモリのオーバーヘッドの利点で同等のパフォーマンスを実現しています。
  論文  参考訳（メタデータ） (2020-03-23T12:28:07Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。