論文の概要: Nearest-neighbour gates are all you need: High-rate quantum low-density parity-check codes on a planar grid

• arxiv url: http://arxiv.org/abs/2606.19482v1
• Date: Wed, 17 Jun 2026 18:14:23 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-19 18:23:39.477924
• Title: Nearest-neighbour gates are all you need: High-rate quantum low-density parity-check codes on a planar grid
• Title（参考訳）: 最寄りゲートは必要なすべて:平面格子上の高速量子低密度パリティチェック符号
• Authors: Boren Gu, Tamas Noszko, Vincent Steffan, Jens Niklas Eberhardt, Joschka Roffe, Jens Eisert, Stergios Koutsioumpas,
• Abstract要約: 量子低密度パリティチェック符号の族を初めて導入し、量子ビットの正方格子上の最寄りのゲートのみを用いる。 我々は[[323,14,15]コードのような有限サイズのインスタンスを見つけ、そのコード効率比は回転した表面コードパッチのそれよりも約1桁大きい。 これらの結果から、量子低密度パリティチェック符号の利点は、厳密な平面近傍回路へのコンパイルを継続できることが示唆された。
• 参考スコア（独自算出の注目度）: 3.6646002427839126
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: High-performance quantum low-density parity-check codes promise substantial reductions in the overhead of fault-tolerant quantum computation, but most constructions require long-range connectivity or qubit shuttling, both of which are difficult to realise in superconducting architectures. Here we introduce a family of quantum low-density parity-check codes that, for the first time, combines planar open-boundary layouts, finite-size advantages over surface codes, and syndrome extraction using only nearest-neighbour gates on a square grid of qubits. The key idea is to generate check-data connectivity dynamically: nearest-neighbour iSWAP walks both define the stabiliser supports and implement their measurement, avoiding the need for a long-range hardware graph. The resulting circuits achieve optimal constant-depth stabiliser measurement, independent of code size, and naturally remove leakage from the system by exchanging the role of check and data qubits at each syndrome extraction round. We find finite-size instances such as a [[323,14,15]] code, whose code-efficiency ratio is nearly an order of magnitude larger than that of rotated surface-code patches. At around 30 circuit qubits per logical qubit, the best directional tile-code layouts reduce the per-logical per-round logical error rate by up to a factor of 1000 relative to rotated surface-code memories. These results show that the advantages of quantum low-density parity-check codes can survive compilation into strictly planar nearest-neighbour circuits, bringing low-overhead fault-tolerant memories closer to near-term hardware.
• Abstract（参考訳）: 高性能な量子低密度パリティチェック符号は、フォールトトレラント量子計算のオーバーヘッドを大幅に削減するが、ほとんどの構造では長距離接続やクビットシャットリングを必要としており、どちらも超伝導アーキテクチャでは実現が難しい。 ここでは、平面開境界レイアウト、表面符号に対する有限サイズ優位性、およびキュービットの平方格子上の最近傍ゲートのみを用いたシンドローム抽出を初めて組み合わせた量子低密度パリティチェック符号の族を紹介する。 最寄りのiSWAPウォークは、スタビライザのサポートを定義し、その測定を実装し、長距離ハードウェアグラフの必要性を回避する。 得られた回路は、コードサイズに依存しない最適な一定深度安定化器測定を実現し、各症候群抽出ラウンドにおけるチェックとデータキュービットの役割を交換することにより、システムからの漏洩を自然に除去する。 我々は[[323,14,15]コードのような有限サイズのインスタンスを見つけ、そのコード効率比は回転した表面コードパッチのそれよりも約1桁大きい。 論理量子ビット当たりの回路量子ビットは約30であり、最も優れた指向性タイルコードレイアウトは、回転した表面符号メモリと比較して、論理単位の論理誤り率を最大1000倍に削減する。 これらの結果から、量子低密度パリティチェック符号の利点は、厳密な平面近傍回路へのコンパイルを継続することができ、短期ハードウェアに低オーバーヘッド耐障害記憶をもたらすことが示唆された。

関連論文リスト

• CAbLECAR: efficiently scheduling QLDPC codes on a tileable spin qubit chip with shuttling [2.6689579741750915]
  タイル型,シャットリング型スピンキュービットアーキテクチャ上でのQLDPCコードの実装について検討する。 シンドローム抽出回路をシャットリングノイズモデルに調整することにより、従来のサーフェスコードの提案を大幅に改善する。 最適化されたスケジュールは、特定のコードファミリーで手動で最適化されたスケジュールよりも最大86%高速であることがわかった。
  論文  参考訳（メタデータ） (2026-04-27T17:44:08Z)
• Efficient Routing of Quantum LDPC Codes on Programmable 2D Toric Architectures [1.5531887595047786]
  量子低密度パリティチェック符号は、表面符号よりも符号化率と符号距離が優れている。 長距離安定化器の測定は、接続性に制限のある現実的なハードウェアの実装に重大な課題をもたらす。 本稿では,これらの制約に対処するために,プログラマブルな通信ネットワークアーキテクチャを活用したハードウェア・ソフトウェア共同設計を提案する。
  論文  参考訳（メタデータ） (2026-04-20T18:14:28Z)
• Extractors: QLDPC Architectures for Efficient Pauli-Based Computation [39.98920557126034]
  本稿では,任意のQLDPCメモリをPauliベースの計算に適した計算ブロックに拡張できる新しいプリミティブを提案する。 特に、メモリ上でサポートされている任意の論理パウリ演算子は、1つの論理サイクルでフォールトトレラントに測定できる。 我々のアーキテクチャは並列論理的測定により普遍的な量子回路を実装できる。
  論文  参考訳（メタデータ） (2025-03-13T14:07:40Z)
• Universal quantum computation via scalable measurement-free error correction [45.29832252085144]
  本研究では,中間回路計測を行なわずに誤り訂正を行うシナリオにおいて,普遍的な量子計算をフォールトトレラントにすることができることを示す。 論理的な$mathitCCZ$ゲートを実現するため,Bacon-Shor符号の無測定変形プロトコルを導入する。 特に,回路レベルのエラーレートが10～3ドル以下であれば,破れない論理性能が達成可能であることを示す。
  論文  参考訳（メタデータ） (2024-12-19T18:55:44Z)
• Reducing Quantum Error Correction Overhead with Versatile Flag-Sharing Syndrome Extraction Circuits [5.770351255180495]
  効率的なエラーシンドローム抽出回路は、より少ない補助量子ビット、量子ゲート、測定を用いる必要がある。 量子安定化器符号のための共有フラグ量子ビットを用いた並列フラグ付きシンドローム抽出の設計を提案する。
  論文  参考訳（メタデータ） (2024-06-30T06:35:48Z)
• Fault-tolerant quantum computing with the parity code and noise-biased qubits [0.0]
  本稿では,ノイズバイアス量子ビットのコード結合とパリティアーキテクチャに基づく,フォールトトレラントな普遍量子コンピューティングアーキテクチャを提案する。 パリティアーキテクチャは、近接する物理的相互作用から任意の論理接続を得るために特別に調整されたLDPCコードとして理解することができる。
  論文  参考訳（メタデータ） (2024-04-17T12:49:31Z)
• Comparative study of quantum error correction strategies for the heavy-hexagonal lattice [41.94295877935867]
  トポロジカル量子誤差補正は、量子コンピュータのスケーリングロードマップにおけるマイルストーンである。 四角い格子面のコードは、この問題に対処するための作業場となっている。 しかし、一部のプラットフォームではゲートエラーを最小限に抑えるために接続性はさらに低く保たれている。
  論文  参考訳（メタデータ） (2024-02-03T15:28:27Z)
• Direct pulse-level compilation of arbitrary quantum logic gates on superconducting qutrits [36.30869856057226]
  任意のqubitおよびqutritゲートを高忠実度で実現でき、ゲート列の長さを大幅に削減できることを示す。 最適制御ゲートは少なくとも3時間ドリフトでき、同じ校正パラメータを全ての実装ゲートに利用できることを示す。
  論文  参考訳（メタデータ） (2023-03-07T22:15:43Z)
• The cost of universality: A comparative study of the overhead of state distillation and code switching with color codes [63.62764375279861]
  回路雑音下での2次元カラーコードにおけるTゲートの2つのFT実装を比較した。 コードスイッチングによりTゲートに対して0.07(1)%の回路ノイズ閾値を求める。
  論文  参考訳（メタデータ） (2021-01-06T19:00:01Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。