論文の概要: 2.5D Root of Trust: Securing the Chiplet Ecosystem
- arxiv url: http://arxiv.org/abs/2606.22198v1
- Date: Sat, 20 Jun 2026 19:19:54 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-06-25 22:04:54.22788
- Title: 2.5D Root of Trust: Securing the Chiplet Ecosystem
- Title（参考訳）: 2.5Dルート・オブ・トラスト:Chipletエコシステムのセキュア化
- Authors: Charles Williams, Mohammed Nabeel, Gino Chacon, Ozgur Sinanoglu, Paul V. Gratz, Johann Knechtel,
- Abstract要約: 半導体産業はモノリシックなシステム・オン・チップから、シリコン・インターポーザを介して集積された異質なマルチベンダー2.5Dチップレットエコシステムへと移行しつつある。
信頼できないファウンダリーとデザインハウスからのチップレットの統合は、ハードウェアのトロイの木馬、IP海賊、システムレベルの通信エクスプロイトに脆弱性をもたらす。
本稿では、インターポーザに基づく2.5D統合のための最先端のセキュリティ戦略について調査する。
- 参考スコア（独自算出の注目度）: 4.903182581735334
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: The semiconductor industry is rapidly transitioning from monolithic systems-on-chip toward heterogeneous, multi-vendor 2.5D chiplet ecosystems integrated via silicon interposers. While this paradigm shift offers immense benefits in yield, cost, and time-to-market, it radically expands the attack surface. Integrating chiplets from untrusted foundries and design houses introduces vulnerabilities to hardware Trojans, IP piracy, and system-level communication exploits. Critically, chip-level security features and conventional Root of Trust (RoT) proposals are insufficient in this context: any component, including the interconnect fabric itself, may be sourced from an untrusted vendor. This perspective paper surveys state-of-the-art security strategies for interposer-based 2.5D integration, focusing on three threat categories: interconnect attacks (snooping, spoofing, and man-in-the-middle), cache coherence exploits including complex forging attacks, and microarchitectural side-channel threats. We examine design-time defenses via 2.5D split manufacturing and, more crucially, runtime defenses that establish an active interposer as a physically isolated 2.5D RoT. By embedding so-called transaction monitors and coherence message checkers within the trusted interposer fabric, the system enforces memory access permissions by construction and neutralizes coherence-level attacks without need for modifying/securing the commodity chiplets. Finally, we review the EDA flows required to realize these defenses and show they concurrently improve power and signal integrity while reducing overall system footprint.
- Abstract（参考訳）: 半導体産業はモノリシックなシステム・オン・チップから、シリコン・インターポーラを介して集積された異質でマルチベンダーの2.5Dチップレットエコシステムへと急速に移行している。
このパラダイムシフトは、収量、コスト、市場へのタイム・ツー・マーケットにおいて大きな利益をもたらすが、攻撃面を根本的に拡大する。
信頼できないファウンダリーやデザインハウスからのチップレットの統合は、ハードウェアのトロイの木馬、IP海賊、システムレベルの通信エクスプロイトに脆弱性をもたらす。
重要な点として、チップレベルのセキュリティ機能と従来のRoot of Trust (RoT)提案はこの文脈では不十分である。
本稿では、相互接続攻撃(スヌーピング、スプーフィング、中間者)、複雑な鍛造攻撃を含むキャッシュコヒーレンスエクスプロイト、マイクロアーキテクチャーサイドチャネル脅威の3つの脅威カテゴリに焦点を当て、インターポーザベースの2.5D統合のための最先端のセキュリティ戦略を調査する。
本稿では,2.5D分割製造による設計時防衛と,2.5D RoTを物理的に分離したアクティブインターポーザとして確立する実行時防衛について検討する。
いわゆるトランザクションモニタとコヒーレンスメッセージチェッカーを信頼性のあるインターポーラファブリックに埋め込むことにより、コヒーレンスレベルの攻撃を、コヒーレンスチップレットの変更やセキュリティを必要とせずに、構築および中和することでメモリアクセス許可を強制する。
最後に、これらの防御を実現するのに必要なEDAフローを概観し、システム全体のフットプリントを削減しつつ、電力と信号の整合性を同時に改善することを示す。
関連論文リスト
- Safety in Self-Evolving LLM Agent Systems: Threats, Amplification, and Case Studies [62.65225104423404]
自己進化エージェントシステムは、敵の影響力が永久に符号化される、質的に新しい脅威の風景を導入します。
モジュール・ライフサイクル・アタック・サーフェス・マトリックスを中心に組織化されたセキュリティとプライバシの分析を行った。
その結果, 自己進化は, 既知のすべての攻撃カテゴリをセッションバウンドからラインパーシスタントに変換することがわかった。
論文 参考訳（メタデータ） (2026-06-22T09:23:50Z) - Multi-Agent-Driven Cognitive Secure Communications in Satellite-Terrestrial Networks [58.70163955407538]
悪意のある盗聴者は衛星地上ネットワーク(STN)を介して個人情報に深刻な脅威をもたらす
リアルタイムセンシングによりスペクトルスケジューリングと保護を協調する複数のエージェントによって駆動される認知セキュア通信フレームワークを提案する。
我々は、生成した対向ネットワークを利用して対向行列を生成し、学習支援電力制御を用いて、実及び対向信号のパワーを保護層に設定する。
論文 参考訳（メタデータ） (2026-01-06T10:30:41Z) - OpenRT: An Open-Source Red Teaming Framework for Multimodal LLMs [36.57820295876294]
MLLMの安全性評価のための統一的,モジュール型,高スループットのRed-teamingフレームワークであるOpenRTを紹介した。
OpenRTのコアとなるのは,5次元にわたるモジュール分離を可能にする対角カーネルを導入することで,自動化された再チームのパラダイムシフトだ。
このフレームワークは、ホワイトボックス勾配、マルチモーダル摂動、高度なマルチエージェント進化戦略など、37の多様な攻撃手法を統合している。
論文 参考訳（メタデータ） (2026-01-04T16:41:33Z) - Secure Tug-of-War (SecTOW): Iterative Defense-Attack Training with Reinforcement Learning for Multimodal Model Security [63.41350337821108]
マルチモーダル大規模言語モデル(MLLM)のセキュリティを高めるために,Secure Tug-of-War(SecTOW)を提案する。
SecTOWは2つのモジュールで構成される:ディフェンダーと補助攻撃者。どちらも強化学習(GRPO)を使用して反復的に訓練される。
SecTOWは、一般的な性能を維持しながら、セキュリティを大幅に改善することを示す。
論文 参考訳（メタデータ） (2025-07-29T17:39:48Z) - Enabling Security on the Edge: A CHERI Compartmentalized Network Stack [42.78181795494584]
CHERIは、きめ細かい区画化とメモリ保護を可能にすることにより、ハードウェアレベルでの強力なセキュリティを提供する。
ケーススタディでは,Arm Morelloプラットフォーム上にデプロイされたCheriBSDシステム上での分離アプリケーション,TCP/IPライブラリ,ネットワークドライバのトレードオフについて検討した。
論文 参考訳（メタデータ） (2025-07-07T09:37:59Z) - SAFE-SiP: Secure Authentication Framework for System-in-Package Using Multi-party Computation [0.0]
チップレットベースの異種統合は、半導体、AI、高性能コンピューティング産業を変革している。
現在のソリューションは、しばしば専用のセキュリティチップレットや、信頼できるSiPインテグレータを前提としたタイミングフローの変更に依存している。
SAFE-SiPは,チップレットシグネチャを解析し,完全性検証にMPCを使用するスケーラブルな認証フレームワークである。
論文 参考訳（メタデータ） (2025-05-13T22:36:17Z) - ChipletQuake: On-die Digital Impedance Sensing for Chiplet and Interposer Verification [3.766999700958066]
シリコン後段階における隣接チップレットの物理的セキュリティと整合性を検証するための新しいオンチップレットフレームワークである textitChipletQuake を提案する。
システムの電力供給ネットワーク(PDN)のインピーダンスを検知することにより、textitChipletQuakeは、直接信号インターフェースや追加ハードウェアコンポーネントを必要とせずに、タンパーイベントを検出する。
論文 参考訳（メタデータ） (2025-04-28T02:10:12Z) - A Comprehensive Framework for Building Highly Secure, Network-Connected Devices: Chip to App [1.4732811715354452]
本稿では,ネットワーク接続デバイスをセキュアにするための総合的なアプローチを提案する。
ハードウェアレベルでは、セキュアなキー管理、信頼できる乱数生成、重要な資産の保護に重点を置いています。
セキュアな通信のために、TLS 1.3と標準およびリソース制約されたデバイス用に最適化された暗号化スイートを強調した。
論文 参考訳（メタデータ） (2025-01-23T14:44:34Z) - ACRIC: Securing Legacy Communication Networks via Authenticated Cyclic Redundancy Integrity Check [98.34702864029796]
安全クリティカルな業界における最近のセキュリティインシデントは、適切なメッセージ認証の欠如により、攻撃者が悪意のあるコマンドを注入したり、システムの振る舞いを変更することができることを明らかにした。
これらの欠点は、サイバーセキュリティを強化するために圧力をかける必要性を強調する新しい規制を引き起こしている。
我々は,レガシ産業通信をセキュアにするためのメッセージ認証ソリューションであるACRICを紹介する。
論文 参考訳（メタデータ） (2024-11-21T18:26:05Z) - SCARF: Securing Chips with a Robust Framework against Fabrication-time Hardware Trojans [1.8980236415886387]
ハードウェアトロイの木馬 (HT) はIC製造中に導入される。
設計のフロントエンドからバックエンドステージへのICセキュリティ向上のための包括的アプローチを提案する。
論文 参考訳（メタデータ） (2024-02-19T14:18:08Z) - Designing Secure Interconnects for Modern Microelectronics: From SoCs to Emerging Chiplet-Based Architectures [0.0]
システム・オン・チップ(SoC)アーキテクチャにおけるネットワーク・オン・チップ(NoC)相互接続の確保に焦点が当てられている。
ObNoCs と POTENT の2つの手法が研究されている。
チップレット間通信やインターポーザ設計の保護などの新しい課題は、拡張された難読化、認証、暗号化メカニズムによって解決される。
論文 参考訳（メタデータ） (2023-07-11T21:49:45Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。