論文の概要: ChipletQuake: On-die Digital Impedance Sensing for Chiplet and Interposer Verification
- arxiv url: http://arxiv.org/abs/2504.19418v1
- Date: Mon, 28 Apr 2025 02:10:12 GMT
- ステータス: 翻訳完了
- システム内更新日: 2025-05-02 19:15:54.286355
- Title: ChipletQuake: On-die Digital Impedance Sensing for Chiplet and Interposer Verification
- Title（参考訳）: ChipletQuake:ChipletとInterposerの検証のためのオンラインデジタルインピーダンスセンシング
- Authors: Saleh Khalaj Monfared, Maryam Saadat Safa, Shahin Tajik,
- Abstract要約: シリコン後段階における隣接チップレットの物理的セキュリティと整合性を検証するための新しいオンチップレットフレームワークである textitChipletQuake を提案する。
システムの電力供給ネットワーク(PDN)のインピーダンスを検知することにより、textitChipletQuakeは、直接信号インターフェースや追加ハードウェアコンポーネントを必要とせずに、タンパーイベントを検出する。
- 参考スコア（独自算出の注目度）: 3.766999700958066
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: The increasing complexity and cost of manufacturing monolithic chips have driven the semiconductor industry toward chiplet-based designs, where smaller and modular chiplets are integrated onto a single interposer. While chiplet architectures offer significant advantages, such as improved yields, design flexibility, and cost efficiency, they introduce new security challenges in the horizontal hardware manufacturing supply chain. These challenges include risks of hardware Trojans, cross-die side-channel and fault injection attacks, probing of chiplet interfaces, and intellectual property theft. To address these concerns, this paper presents \textit{ChipletQuake}, a novel on-chiplet framework for verifying the physical security and integrity of adjacent chiplets during the post-silicon stage. By sensing the impedance of the power delivery network (PDN) of the system, \textit{ChipletQuake} detects tamper events in the interposer and neighboring chiplets without requiring any direct signal interface or additional hardware components. Fully compatible with the digital resources of FPGA-based chiplets, this framework demonstrates the ability to identify the insertion of passive and subtle malicious circuits, providing an effective solution to enhance the security of chiplet-based systems. To validate our claims, we showcase how our framework detects Hardware Trojan and interposer tampering.
- Abstract（参考訳）: モノリシックチップの製造の複雑さとコストの増大により、半導体産業はチップレットベースの設計へと向かった。
チップレットアーキテクチャは、収量の改善、設計の柔軟性、コスト効率などの大きな利点を提供するが、彼らは水平ハードウェア製造サプライチェーンに新たなセキュリティ課題を導入している。
これらの課題には、ハードウェアTrojansのリスク、クロスディーサイドチャネルとフォールトインジェクション攻撃、チップレットインターフェースの探索、知的財産の盗難などがある。
これらの問題に対処するため,本論文では,シリコン後段階における隣接するチップレットの物理的セキュリティと整合性を検証するための,新しいオンチップレットフレームワークである「textit{ChipletQuake}」を提案する。
システムの電力供給ネットワーク(PDN)のインピーダンスを検知することにより、直接信号インターフェースや追加ハードウェアコンポーネントを必要とせずに、インターポーザおよび周辺チップレット内のタンパーイベントを検出する。
このフレームワークはFPGAベースのチップレットのデジタルリソースと完全に互換性があり、受動的で微妙な悪意のある回路の挿入を識別できることを示し、チップレットベースのシステムのセキュリティを強化する効果的なソリューションを提供する。
我々の主張を検証するために,我々のフレームワークがハードウェアトロイの木馬とインターポーラの改ざんを検出する方法を紹介する。
関連論文リスト
- Application of $α$-order Information Metrics for Secure Communication in Quantum Physical Layer Design [45.41082277680607]
本稿ではR'enyiエントロピーに基づく$alpha$-order情報理論メトリクスについて検討する。
我々は,BPSK変調を含む実例に,損失のあるボソニックチャネル上の枠組みを適用した。
論文 参考訳（メタデータ） (2025-02-07T03:44:11Z) - Securing Legacy Communication Networks via Authenticated Cyclic Redundancy Integrity Check [98.34702864029796]
認証サイクル冗長性チェック(ACRIC)を提案する。
ACRICは、追加のハードウェアを必要とせずに後方互換性を保持し、プロトコルに依存しない。
ACRICは最小送信オーバーヘッド(1ms)で堅牢なセキュリティを提供する。
論文 参考訳（メタデータ） (2024-11-21T18:26:05Z) - Exploring Power Side-Channel Challenges in Embedded Systems Security [10.405450049853624]
パワーサイドチャネル(PSC)攻撃は組み込みマイクロコントローラ、特に暗号アプリケーションで広く利用されている。
本稿では,これらの課題を体系的に分析し,鍵となる制約に対処する新しい信号処理手法を提案する。
提案手法は,実世界のブラックボックス組み込みデバイスでの実験を通じて検証し,様々な組み込みシステムセキュリティアプリケーションでの利用を拡大する可能性を検証する。
論文 参考訳（メタデータ） (2024-10-15T12:51:37Z) - SPOQchain: Platform for Secure, Scalable, and Privacy-Preserving Supply Chain Tracing and Counterfeit Protection [46.68279506084277]
この研究は、包括的なトレーサビリティと独創性検証を提供する、ブロックチェーンベースの新しいプラットフォームであるSPOQchainを提案する。
プライバシとセキュリティの側面を分析し、サプライチェーンのトレーシングの将来に対するSPOQチェーンの必要性と資格を実証する。
論文 参考訳（メタデータ） (2024-08-30T07:15:43Z) - Physical Layer Deception with Non-Orthogonal Multiplexing [52.11755709248891]
本稿では,ワイヤタッピングの試みに積極的に対処する物理層騙し(PLD)の枠組みを提案する。
PLDはPLSと偽装技術を組み合わせることで、積極的に盗聴の試みに対処する。
本研究では,PLDフレームワークの有効性を詳細な分析で証明し,従来のPLS手法よりも優れていることを示す。
論文 参考訳（メタデータ） (2024-06-30T16:17:39Z) - UWBAD: Towards Effective and Imperceptible Jamming Attacks Against UWB Ranging Systems with COTS Chips [26.700637755088906]
商業用UWBレンジシステムに対する実用的な妨害攻撃,すなわちUWBADを提案する。
UWBADは、UWBレンジシステムにおける正規化相互相関プロセスの採用の脆弱性を利用する。
市販の3大UWBチップベンダーによる商用UWBレンジシステムに対する実際の攻撃を成功裏に実施した。
論文 参考訳（メタデータ） (2024-06-30T12:42:11Z) - Hardware-based stack buffer overflow attack detection on RISC-V architectures [42.170149806080204]
この研究は、RISC-Vシステムにおけるスタックバッファオーバーフロー(SBO)攻撃をハードウェアベースのアプローチがいかにうまく検出するかを評価する。
PULPプラットフォーム上でシミュレーションを行い,半教師付き異常検出技術を用いてマイクロアーキテクチャイベントについて検討した。
論文 参考訳（メタデータ） (2024-06-12T08:10:01Z) - Evaluating Vulnerability of Chiplet-Based Systems to Contactless Probing Techniques [2.8823932597429205]
我々は、チップレットをベースとしたAMD/Xilinx VU9P FPGAにレーザー非接触型プローブ技術を適用することにより、チップレットのプローブへの露出を評価する。
我々は、インターポーラワイヤドライバを識別し、マップし、内部ノードを探索するよりも、探すことが簡単であることを示す。
論文 参考訳（メタデータ） (2024-05-23T17:38:13Z) - RTL Interconnect Obfuscation By Polymorphic Switch Boxes For Secure Hardware Generation [0.0]
ポリモルフィックトランジスタで構成されたスイッチボックス(SB)を用いたレジスタ・トランスファーレベル(RTL)における相互接続難読化方式を提案する。
ポリモルフィックSBは、補体-金属-酸化物-半導体系と同一のトランジスタ数で設計することができる。
論文 参考訳（メタデータ） (2024-04-11T01:42:01Z) - SCARF: Securing Chips with a Robust Framework against Fabrication-time Hardware Trojans [1.8980236415886387]
ハードウェアトロイの木馬 (HT) はIC製造中に導入される。
設計のフロントエンドからバックエンドステージへのICセキュリティ向上のための包括的アプローチを提案する。
論文 参考訳（メタデータ） (2024-02-19T14:18:08Z) - Fight Hardware with Hardware: System-wide Detection and Mitigation of Side-Channel Attacks using Performance Counters [45.493130647468675]
キャッシュベースのサイドチャネル攻撃を悪用しようとする悪意のあるアプリケーションをシステム全体で検出するカーネルレベルのインフラを提案する。
このインフラストラクチャは、マシン上で動作するすべてのアプリケーションから実行時に情報を集めるために、ハードウェアパフォーマンスカウンタに依存している。
これらの測定から高レベルの検出指標が導出され、悪意のあるアプリケーションを迅速に検出する可能性の最大化が図られる。
論文 参考訳（メタデータ） (2024-02-18T15:45:38Z) - Designing Secure Interconnects for Modern Microelectronics: From SoCs to Emerging Chiplet-Based Architectures [0.0]
システム・オン・チップ(SoC)アーキテクチャにおけるネットワーク・オン・チップ(NoC)相互接続の確保に焦点が当てられている。
ObNoCs と POTENT の2つの手法が研究されている。
チップレット間通信やインターポーザ設計の保護などの新しい課題は、拡張された難読化、認証、暗号化メカニズムによって解決される。
論文 参考訳（メタデータ） (2023-07-11T21:49:45Z) - Grad-FEC: Unequal Loss Protection of Deep Features in Collaborative
Intelligence [27.135997578218486]
コラボレーションインテリジェンス(CI)では、人工知能(AI)モデルを、エッジデバイスにデプロイされるフロントエンドと、クラウドにデプロイされるバックエンドの2つの部分に分割する。
フロントエンドによって生成された深い特徴テンソルは、通信チャネルを介してクラウドに送信され、パケットロスを受ける可能性がある。
Unequal Loss Protection (ULP) によるパケット損失の存在下でのCIシステムのレジリエンスを高めるための新しいアプローチを提案する。
論文 参考訳（メタデータ） (2023-07-04T17:49:46Z) - Security Closure of IC Layouts Against Hardware Trojans [18.509106432984094]
i)レイアウトレベルのトロイの木馬防止,(ii)最先端のオラクルレス機械学習攻撃に対する耐性,(iii)カスタマイズされた汎用的かつ商用レベルの設計フローに完全に統合されたマルチプレクサベースの論理ロック方式を提案する。
我々は,一般的なトロイアの挿入に対して,また2階攻撃(すなわち,オラクルレス環境でのロック防御を回避しようとする敵)に対して,合理的なオーバーヘッドで,レイアウトをレジリエントにレンダリングできることを示します。
論文 参考訳（メタデータ） (2022-11-15T09:17:49Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。