論文の概要: Hierarchical Logical Processor on the Rotated Surface Code with Shuttle Buses

• arxiv url: http://arxiv.org/abs/2606.22594v1
• Date: Sun, 21 Jun 2026 17:03:15 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-25 17:28:17.840659
• Title: Hierarchical Logical Processor on the Rotated Surface Code with Shuttle Buses
• Title（参考訳）: シャトルバスによる回転表面符号の階層論理プロセッサ
• Authors: Zi-Han Chen, Ming-Cheng Chen, Chao-Yang Lu, Jian-Wei Pan,
• Abstract要約: 外部平面接続を持つ量子プラットフォームは、フォールトトレラント量子計算(FTQC)の新しい機会を提供する 回転曲面符号(RSC)を用いた高速量子コードを抑制する階層論理プロセッサ(HLP)を提案する。 HLPは、レベル0エラー修正の$(d_0)$ラウンド毎に1回だけ、長距離接続を必要としながら、RSCの符号化効率を超えることができる。
• 参考スコア（独自算出の注目度）: 3.2335877410044964
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Quantum platforms with beyond-planar connectivity provide new opportunities for fault-tolerant quantum computation (FTQC). While quantum low-density parity-check (qLDPC) codes offer high encoding efficiency, their direct implementation requires non-local couplings in every round of syndrome extraction, incurring additional physical error and implementation complexity. To reduce the frequency of such couplings, we propose the Hierarchical Logical Processor (HLP), which concatenates a high-rate quantum CSS code with the rotated surface code (RSC). HLPs can achieve beyond-RSC encoding efficiency while requiring long-range connectivity only once every $Θ(d_0)$ rounds of level-0 error correction, where $d_0$ denotes the base-code distance, substantially reducing the frequency of non-local couplings relative to direct implementations of qLDPC codes. HLPs introduce elongated RSC patches called shuttle buses. Using transversal hybrid-unit CNOT gates, a single shuttle bus can simultaneously couple to multiple standard RSC patches. This capability enables efficient level-1 syndrome extraction with suppressed level-1 error correlations and supports highly parallel logical Pauli measurements. We perform circuit-level simulations of several concrete HLP constructions and benchmark both logical memory and logical Pauli measurement performance. At a physical error rate of $10^{-3}$, an HLP based on the [[256,194,4]] code achieves 3-4 times higher qubit efficiency than the standard RSC. Compared with the yoked surface code on the same level-1 code, this HLP reduces the space overhead per logical qubit by 100-200 physical qubits and shortens the logical error-correction cycle time by a factor of 20-30.
• Abstract（参考訳）: 外部平面接続を持つ量子プラットフォームは、フォールトトレラント量子計算(FTQC)の新たな機会を提供する。 量子低密度パリティチェック (qLDPC) 符号は高い符号化効率を提供するが、直接実装には各ラウンドのシンドローム抽出において非局所結合が必要であり、さらなる物理誤差と実装の複雑さが生じる。 このような結合の頻度を低減するために,高速な量子CSSコードと回転曲面コード(RSC)を結合した階層論理プロセッサ(HLP)を提案する。 HLPは、レベル0の誤り訂正のラウンドを1回に1回だけ、例えば$d_0$はベースコード距離を表し、qLDPC符号の直接実装と比較して非局所結合の頻度を大幅に減少させる。 HLPはシャトルバスと呼ばれる延長RCCパッチを導入している。 トランスバーサルハイブリッドユニットCNOTゲートを使用すると、単一のシャトルバスが複数の標準RCCパッチに同時に接続することができる。 この能力により、レベル1誤差相関を抑えた効率的なレベル1シンドローム抽出が可能となり、高い並列論理パウリ測定をサポートする。 いくつかの具体的なHLP構成の回路レベルシミュレーションを行い、論理メモリと論理パウリの測定性能のベンチマークを行う。 10^{-3}$の物理誤差率では、[256,194,4]符号に基づくHLPは標準RCCの3～4倍の量子ビット効率を達成する。 同じレベル-1符号上のヨーク曲面符号と比較すると、このHLPは論理キュービットあたりの空間オーバーヘッドを100-200物理キュービット削減し、論理誤差補正サイクル時間を20-30倍短縮する。

関連論文リスト

• High-Rate Surgery: towards constant-overhead logical operations [3.085891666389647]
  我々は,任意のqLDPC符号上で,大規模かつアドレス可能な論理的パウリ積の測定を並列に行うための一般的な手法であるハイレート手術を導入する。 本研究は,qLDPC符号における複雑でアドレス可能な論理演算を現実的に行う上でのボトルネックに対処し,拡張性のあるフォールトトレラント量子計算の展望を推し進めるものである。
  論文  参考訳（メタデータ） (2025-10-09T17:49:39Z)
• Batched high-rate logical operations for quantum LDPC codes [2.722479714583866]
  高速量子LDPC符号は、多くの論理量子ビットを物理量子ビットの1ブロックに密に詰め込むことで、メモリオーバーヘッドを低減する。 我々はこの概念を高速な計算に拡張し、多数のコードブロックに同じ論理ゲートを並列に適用する、Emphbatched Fault-tolerant演算を構築した。
  論文  参考訳（メタデータ） (2025-10-07T17:26:10Z)
• Fast correlated decoding of transversal logical algorithms [67.01652927671279]
  大規模計算には量子エラー補正(QEC)が必要であるが、かなりのリソースオーバーヘッドが発生する。 近年の進歩により、論理ゲートからなるアルゴリズムにおいて論理キュービットを共同で復号化することにより、症候群抽出ラウンドの数を削減できることが示されている。 ここでは、回路を介して伝播する関連する論理演算子製品を直接復号することで、回路の復号化の問題を修正する。
  論文  参考訳（メタデータ） (2025-05-19T18:00:00Z)
• Extractors: QLDPC Architectures for Efficient Pauli-Based Computation [39.98920557126034]
  本稿では,任意のQLDPCメモリをPauliベースの計算に適した計算ブロックに拡張できる新しいプリミティブを提案する。 特に、メモリ上でサポートされている任意の論理パウリ演算子は、1つの論理サイクルでフォールトトレラントに測定できる。 我々のアーキテクチャは並列論理的測定により普遍的な量子回路を実装できる。
  論文  参考訳（メタデータ） (2025-03-13T14:07:40Z)
• Parallel Logical Measurements via Quantum Code Surgery [42.95092131256421]
  量子符号手術(Quantum code surgery)は、量子誤り訂正符号の論理的測定を行うための、柔軟で低オーバーヘッドな技術である。 本稿では,量子ビット安定化器の低密度パリティチェック(LDPC)コードに適用可能なコード手術方式を提案する。
  論文  参考訳（メタデータ） (2025-03-06T22:05:52Z)
• Fast and Parallelizable Logical Computation with Homological Product Codes [3.4338109681532027]
  高速量子低密度パリティチェック(qLDPC)符号は、量子ビット数を減少させるルートを約束するが、低空間コストを維持しながら計算を行うには、演算のシリアライズと余分な時間コストが必要である。 我々はqLDPC符号の高速かつ並列化可能な論理ゲートを設計し、量子加算器のようなアルゴリズム上の重要なサブルーチンに対するその有用性を実証した。
  論文  参考訳（メタデータ） (2024-07-26T03:49:59Z)
• Constant-Overhead Fault-Tolerant Quantum Computation with Reconfigurable Atom Arrays [5.542275446319411]
  再構成可能な原子配列上の高速qLDPC符号を用いて、フォールトトレラントな量子計算を行うハードウェア効率の手法を提案する。 本研究は,qLDPC符号を用いた低オーバヘッド量子コンピューティングの実用化への道を開くものである。
  論文  参考訳（メタデータ） (2023-08-16T19:47:17Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。