論文の概要: An Open-Source LFSR-Based Stochastic Leaky Integrate-and-Fire Neuron in SkyWater 130 nm: Design, Stochastic Characterisation, and Rate Coding

• arxiv url: http://arxiv.org/abs/2606.23532v1
• Date: Mon, 22 Jun 2026 16:11:16 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-06-24 18:26:31.067189
• Title: An Open-Source LFSR-Based Stochastic Leaky Integrate-and-Fire Neuron in SkyWater 130 nm: Design, Stochastic Characterisation, and Rate Coding
• Title（参考訳）: オープンソースLFSRをベースとした130nm帯における光・発火ニューロンの統合:設計,確率特性,速度符号化
• Authors: Poornima Kumaresan, Santhosh Sivasubramani,
• Abstract要約: 本稿では,SkyWater 130nmプロセス上での標準セルCMOSにおける小型で漏れやすい集積・発火ニューロンについて述べる。 ニューロンは1つのTapeoutタイル上で約10,600平方マイクロメートルを70%利用している。 ニューロンは、別々に報告された4ブロックのニューロモルフィックスイートの公然と放出されるコンパニオンである。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Stochastic spiking neurons trade exact arithmetic for controlled randomness, lowering area and tolerating input noise, which suits event-driven edge hardware. We present a compact, configurable stochastic leaky integrate-and-fire neuron in standard-cell CMOS on the SkyWater 130 nm process, released openly. A 16-bit configurable-polynomial linear-feedback shift register drives an eight-entry programmable activation table that sets a Bernoulli firing probability, and a saturating 16-bit leaky integrator with a programmable threshold and a refractory period of zero to seven cycles produces the spike train. All parameters are set through a sixteen-register serial interface, and the neuron runs from parallel inputs or entirely from the register file. From a model checked bit-exact against the register-transfer code, the period is 65535 states for a maximal-length polynomial and 63 for the shipped default, the eight-bit comparison value is uniform over the full period, and the per-entry firing probability equals the table value divided by 256. We also characterise a property a system-level model would not expose: the comparator output is serially correlated at short lags, with a negative lobe near lag eight, because the compared byte shifts by one bit each cycle; subsampling every sixteen cycles restores whiteness. Rate-coding sweeps show monotonic control of the output rate by the input weight and the threshold, and the refractory period caps the rate at one spike per refractory-plus-one cycles. The neuron occupies about 10,600 square micrometres at 70 per cent utilisation on a single Tiny Tapeout tile, meets 50 MHz timing with positive margin, and passes eighteen directed cocotb tests at register-transfer and gate level. All results are pre-silicon, from simulation and the open flow. The neuron is an openly released companion to a four-block neuromorphic suite reported separately.
• Abstract（参考訳）: 確率スパイキングニューロンは、制御されたランダム性、領域の低下、入力ノイズの許容といった、イベント駆動エッジハードウェアに適した正確な算術を交換する。 本稿では,SkyWater 130nmプロセス上の標準セルCMOSにおけるコンパクトで構成可能な確率的積分・発火ニューロンについて述べる。 16ビット構成可能な線形フィードバックシフトレジスタは、ベルヌーイ発火確率を設定する8エントリープログラマブルアクティベーションテーブルを駆動し、プログラム可能なしきい値と0から7サイクルの屈折周期を有する飽和16ビットリークインテグレータがスパイクト列を生成する。 すべてのパラメータは16レジスタのシリアルインターフェースを通じて設定され、ニューロンは並列入力から、またはレジスタファイルから完全に実行される。 レジスタ転送符号に対してチェックされたビットエクササイズから、出荷されたデフォルトの最大長多項式に対して65535状態、全期間にわたって8ビット比較値が均一であり、エントリー当たりの発射確率が256のテーブル値に等しい。 コンパレータ出力は、短いラグで連続的に相関し、ラグ8付近で負のローブを持つ。これは、比較したバイトが1サイクルごとに1ビットずつシフトするためである。 レートコーディングスイープは入力重量としきい値による出力率の単調な制御を示し、屈折周期は屈折率+1サイクルあたりの1スパイクに制限する。 ニューロンは1つのTiny Tapeoutタイル上で70パーセントの使用率で約10,600平方マイクロメートルを占め、50MHzのタイミングで正の利得で到達し、レジスター・トランスファーおよびゲートレベルで18のココタブテストを通過する。 すべての結果はシミュレーションとオープンフローによるプレシリコンである。 ニューロンは、別々に報告された4ブロックのニューロモルフィックスイートの公然と放出されるコンパニオンである。

関連論文リスト

• Design and Development of a Neuromorphic Silicon Suite: PVT Sensing, Stochastic LIF Inference, On-Chip STDP Learning, and Crossbar Programming [0.0]
  我々はSkyWater 130nmプロセスで標準セルCMOSとして実装された4つのインタフェース互換デジタルIPブロックを提案する。 各ブロックは共通のシリアル周辺インタフェース(SPI)レジスタファイルを共有する。 このコントリビューションは、単一のレジスタインターフェースと1つの検証フローで統一された、オープンにリリースされたビルディングブロックの集合である。
  論文  参考訳（メタデータ） (2026-06-21T18:46:33Z)
• EventShiftFlow: Towards Hardware-efficient FPGA-based Flow Estimation [43.77587889970362]
  イベントベースの視覚センサは、非同期で高時間分解能の測定を提供する。 多くの事象に基づく動き推定法は計算集約的であり、FPGAハードウェアにマップすることは困難である。 本稿では,非同期イベントを固定時間ビンに離散化し,1ビット空間占有格子を構築し,複数の速度仮説を並列に評価するストリーミング速度推定器を提案する。
  論文  参考訳（メタデータ） (2026-05-27T11:13:58Z)
• UTOPYA: A Multimodal Deep Learning Framework for Physics-Informed Anomaly Detection and Time-Series Prediction [42.532335022354545]
  バッチプロセスにおける異常検出は、過渡的ダイナミクス、欠陥ラベルの不足、単一モードセンサデータへの依存によって妨げられる。 本研究は, バッチ蒸留における異常検出, 時系列予測, 位相分類を共同で扱うマルチモーダルフレームワークUTOPYAを紹介する。 本研究で導入された物理インフォームド正規化スキームは、時間的滑らかさと熱力学的モノトニクスを強制する。
  論文  参考訳（メタデータ） (2026-05-18T10:28:15Z)
• FlashSchNet: Fast and Accurate Coarse-Grained Neural Network Molecular Dynamics [36.3434800328807]
  SchNetのようなグラフニューラルネットワーク(GNN)のポテンシャルは、分子動力学(MD)シミュレーションの精度と伝達性を改善する。 我々は,高帯域メモリ(HBM)とオンチップ間の読み書きを慎重に考慮し,GNN-MD IOを意識する原理を欠いていることを示す。 提案するFlashSchNetは,4つの技術をベースに構築された,効率よく正確なIO対応GNN-MDフレームワークである。
  論文  参考訳（メタデータ） (2026-02-13T17:49:12Z)
• The Native Spiking Microarchitecture: From Iontronic Primitives to Bit-Exact FP8 Arithmetic [0.7614628596146601]
  決定論的かつビットエクサクティヴなAIワークロードのためのNative Spiking Microarchitectureを提案する。 雑音ニューロンを論理的プリミティブとして扱うことにより,空間結合パイプラインとスティッキー・エクストラ補正機構を導入する。 全16,129のFP8ペアに対する検証では、PyTorchとの100%ビット差のアライメントが確認されている。
  論文  参考訳（メタデータ） (2025-12-08T17:15:46Z)
• Decoding Correlated Errors in Quantum LDPC Codes [41.04211723135311]
  本稿では,回路レベルの雑音下での量子LDPC符号における相関誤差の復号化フレームワークを提案する。 提案手法のコアは、相関検出誤差モデルを変更する干渉法(GARI)のグラフ拡張と再配線である。 FPGA実装の予備的な結果は、この高い精度をリアルタイムに達成でき、デコードインスタンスの99.99%において、平均デコードレイテンシは273 ns、サブマイクロ秒レイテンシは99.99%であることを示している。
  論文  参考訳（メタデータ） (2025-10-15T19:59:05Z)
• Speech Command Recognition Using LogNNet Reservoir Computing for Embedded Systems [0.0]
  音声コマンド認識器は、エネルギーベースの音声活動検出(VAD)、最適化されたMel-Frequency Cepstral Coefficients(MFCC)パイプライン、およびLogNNet貯水池計算分類器を組み合わせた。 Arduino Nano 33 IoT(ARM Cor-tex-M0+, 48 MHz, 32 KB RAM)のハードウェア実装は、実際の実現可能性を検証する。
  論文  参考訳（メタデータ） (2025-08-31T14:16:09Z)
• DarwinWafer: A Wafer-Scale Neuromorphic Chip [43.876109856399886]
  我々は,300mmシリコンインターポーサ上に64個のDarwin3チップレットを高密度に統合し,オフチップ配線をウェハスケールで置き換えるハイパースケールシステム・オン・ウェハを提案する。 各チップレット内のGALS NoCと階層的な時間ステップ同期を備えたAERベースの非同期ウエハファブリックは、ウエハをまたいだ低レイテンシでコヒーレントな動作を提供する。 DarwinWaferは100Wを消費し、64TSOPSピークスループット(0.64TSOPS/W)で4.9pJ/SOPを達成する。
  論文  参考訳（メタデータ） (2025-08-30T00:22:09Z)
• Quantized Neural Networks for Low-Precision Accumulation with Guaranteed Overflow Avoidance [68.8204255655161]
  本稿では,推定時のアキュムレータの精度を下げる際に,数値オーバーフローを回避する量子化学習アルゴリズムを提案する。 本手法は,浮動小数点点ベースラインに対するモデル精度を維持しつつ,アキュムレータの精度を低減できることを示す。
  論文  参考訳（メタデータ） (2023-01-31T02:46:57Z)
• HAWQV3: Dyadic Neural Network Quantization [73.11579145354801]
  現在の低精度量子化アルゴリズムは、浮動小数点から量子化された整数値への変換の隠れコストを持つことが多い。 HAWQV3は、新しい混合精度整数のみの量子化フレームワークである。
  論文  参考訳（メタデータ） (2020-11-20T23:51:43Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。