論文の概要: Edge Physical AI Deployment of Vision Transformers on Heterogeneous Edge GPU Targeting Autonomous Vehicles

• arxiv url: http://arxiv.org/abs/2607.10942v1
• Date: Sun, 12 Jul 2026 22:06:43 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-07-14 17:47:21.282429
• Title: Edge Physical AI Deployment of Vision Transformers on Heterogeneous Edge GPU Targeting Autonomous Vehicles
• Title（参考訳）: 自動運転車をターゲットとした不均一エッジGPUにおける視覚変換器のエッジ物理AI展開
• Abstract要約: 本稿では最近のNVIDIAエッジGPUにおける変圧器推論のための不均一フレームディスパッチスケジューリング(H-FraDS)を提案する。 H-FraDSは、固定ディスパッチ比を使用してGPUとデュアルディープラーニングアクセラレータ(DLA)コアにフレームをルーティングし、レイテンシと電力制約下での利用を改善する。 H-FraDS Balanced Dispatch (1:2)はスウィントランスフォーマーを用いて125.93 FPSを達成する。
• 参考スコア（独自算出の注目度）: 8.523119912549232
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Physical AI systems, such as autonomous vehicles and intelligent machines, require transformer-based perception models that satisfy stringent edge latency and energy constraints. However, heterogeneous edge-GPU deployment remains limited by underutilized hardware engines and accelerator-incompatible operators, causing fragmented execution and lower throughput per watt. This paper presents Heterogeneous Frame Dispatch Scheduling (H-FraDS), a hardware-aware frame scheduling methodology for transformer inference on a recent NVIDIA edge GPU. H-FraDS routes frames across the GPU and dual deep learning accelerator (DLA) cores using fixed dispatch ratios to improve utilization under latency and power constraints. To enable scheduling, incompatible transformer components are adapted for DLA execution by reshaping tensors, approximating error function (ERF) with tanh, and replacing layer normalization with bounded tanh. The adapted model maintains a 92% F1 score, with only a 2% reduction from the original. Optical flow accelerator (OFA) is further used for inference-side optical-flow estimation. To the best of the authors' knowledge, prior work has not addressed these combined issues. Using Swin Transformer for autonomous-driving perception, H-FraDS Balanced Dispatch (1:2) achieves 125.93 FPS, a 2.36x speedup over standalone adapted-DLA execution, 4.0 FPS/W, and approximately 24 ms DLA latency, satisfying 30 FPS real-time operation; the GPU-DLA-OFA case achieves a 2.02x DLA throughput speedup.
• Abstract（参考訳）: 自動運転車やインテリジェントマシンのような物理的なAIシステムは、厳しいエッジレイテンシとエネルギー制約を満たすトランスフォーマーベースの知覚モデルを必要とする。 しかし、ヘテロジニアスエッジGPUデプロイメントは、未使用のハードウェアエンジンとアクセラレータ非互換オペレータによって制限され、断片的な実行とワット当たりのスループットの低下を引き起こしている。 本稿では,最近のNVIDIAエッジGPUにおける変圧器推論のためのハードウェア対応フレームスケジューリング手法であるH-FraDSを提案する。 H-FraDSは、固定ディスパッチ比を使用してGPUとデュアルディープラーニングアクセラレータ(DLA)コアにフレームをルーティングし、レイテンシと電力制約下での利用を改善する。 スケジューリングを実現するため、テンソルを整形し、タンで誤差関数(ERF)を近似し、境界タンで層正規化を置換することにより、DLA実行に非互換なトランスフォーマーコンポーネントを適応させる。 適応されたモデルでは92%のF1スコアを維持しており、元のモデルからわずか2%の減少しか残っていない。 光流量加速器(OFA)は、推論側光流量推定にさらに用いられる。 著者の知識を最大限に活用するために、先行研究はこれらの組み合わせの問題に対処していない。 H-FraDS Balanced Dispatch (1:2)は、自律走行認識にSwin Transformerを使用し、125.93 FPS、スタンドアロン適応DLA実行に対する2.36倍のスピードアップ、4.0 FPS/W、約24ms DLAレイテンシを実現し、30 FPSリアルタイム動作を満足する。

関連論文リスト

• Deltoris: Enabling Real-time VLA Inference in Embodied AI via Bit-level Sparsity and Speculative Inference [40.7778980764007]
  視覚アクション(VLA)モデルは、具体化されたAIの重要なコンポーネントとして登場した。 本稿では,効率的な拡散型VLA推論のためのアルゴリズムハードウェア協調設計フレームワークであるDeltorisを提案する。
  論文  参考訳（メタデータ） (2026-08-05T04:17:03Z)
• TurboGS: Accelerating 3D Gaussian Splatting via Error-Guided Sparse Pixel Sampling and Optimization [54.179316928687435]
  TurboGSは3DGSを高速化するエラー誘導トレーニングフレームワークであり、知覚的に情報のあるピクセルに最適化を集中させることで実現している。 標準ベンチマークの実験では、5090GPUカード1枚で100秒以内にTurboGSが同等または優れたレンダリング品質を提供できることが示されている。
  論文  参考訳（メタデータ） (2026-06-14T16:59:48Z)
• Fast-dDrive: Efficient Block-Diffusion VLM for Autonomous Driving [54.31800246594724]
  本稿では,ブロック拡散型VLAであるFast-dDriveについて述べる。 我々は、Fast-dDriveが運転エージェントの速度精度フロンティアを再定義することを示す。
  論文  参考訳（メタデータ） (2026-05-22T02:31:32Z)
• Characterizing Vision-Language-Action Models across XPUs: Constraints and Acceleration for On-Robot Deployment [8.758783768535805]
  VLA(Vision-Language-Action)モデルは、一般的なロボット制御に期待できるが、ロボット上での展開は、コストとエネルギー予算の厳しいリアルタイム推論によってボトルネックとなる。 本稿では,モデル・ハードウエアのコキャラクタリゼーションによる低コストVLAデプロイメントの系統的解析を行う。
  論文  参考訳（メタデータ） (2026-04-27T13:12:16Z)
• BWTA: Accurate and Efficient Binarized Transformer by Algorithm-Hardware Co-design [71.97035034203275]
  バイナライゼーションにおけるゼロ点歪みを解析し,BWTA量子化方式を提案する。 本稿では,Smooth Multi-Stage Quantizationを提案し,レベルワイド・デグラデーション・ストラテジーとMagnitude Alignment Projection Factorを組み合わせた。 実験の結果、BWTAはTransformerベースのモデルに対して、GLUEでは平均3.5%、タスクでは2%未満の精度でフル精度のパフォーマンスにアプローチしていることがわかった。
  論文  参考訳（メタデータ） (2026-04-05T04:25:07Z)
• Accelerated Digital Twin Learning for Edge AI: A Comparison of FPGA and Mobile GPU [4.116096531149171]
  本稿では,FPGAなどの再構成可能なハードウェア上での高速化を実現するための一般的なDT学習フレームワークを提案する。 DTガイドによる1型糖尿病の合成データ生成法と冠動脈疾患の予防的検出法について検討した。
  論文  参考訳（メタデータ） (2025-12-13T05:51:26Z)
• SLA: Beyond Sparsity in Diffusion Transformers via Fine-Tunable Sparse-Linear Attention [88.47701139980636]
  Diffusion Transformer(DiT)モデルでは、特にビデオ生成において、注意遅延が大きなボトルネックとなっている。 注目重量は2つの部分に分けられる: 高いランクの大型重量のごく一部と、非常に低いランクの残りの重量の2つである。 本稿では,拡散モデルを高速化するために,疎度と直線的注意を融合させる訓練可能な注意法SLAを提案する。
  論文  参考訳（メタデータ） (2025-09-28T17:58:59Z)
• SP-VLA: A Joint Model Scheduling and Token Pruning Approach for VLA Model Acceleration [70.72227437717467]
  VLA(Vision-Language-Action)モデルは、その強力な制御能力に注目が集まっている。 計算コストが高く、実行頻度も低いため、ロボット操作や自律ナビゲーションといったリアルタイムタスクには適さない。 本稿では,共同スケジューリングモデルとプルーニングトークンにより,VLAモデルを高速化する統一フレームワークSP-VLAを提案する。
  論文  参考訳（メタデータ） (2025-06-15T05:04:17Z)
• Astraea: A Token-wise Acceleration Framework for Video Diffusion Transformers [29.130090574300635]
  ビデオ拡散変換器(vDiTs)は、テキストからビデオへの生成において大きな進歩を遂げているが、その計算要求は、実用的な展開において大きな課題となっている。 Astraeaは,vDiTをベースとしたビデオ生成の最適に近い構成を,パフォーマンス目標下で検索するフレームワークである。
  論文  参考訳（メタデータ） (2025-06-05T14:41:38Z)
• Tracking Meets LoRA: Faster Training, Larger Model, Stronger Performance [87.19164603145056]
  実験室レベルの資源をトラッキングするための大規模ViTモデルのパワーを明らかにする手法であるLoRATを提案する。 私たちの作業の本質は、推論レイテンシを追加することなく、モデルパラメータの小さなサブセットを微調整するテクニックであるLoRAを適用することです。 我々はPETRの適応のみに基づくアンカーフリーヘッドを設計し、計算オーバーヘッドを少なくして性能を向上する。
  論文  参考訳（メタデータ） (2024-03-08T11:41:48Z)
• Boost Vision Transformer with GPU-Friendly Sparsity and Quantization [29.96026533220083]
  本稿では,GPUに親しみやすい2:4の微細構造空間と量子化を最大限に活用する圧縮方式を徹底的に設計する。 実験結果によると、GPUSQ-ViT方式は、モデルサイズが6.4-12.7倍、FLOPが30.3-62倍のビジョントランスフォーマーモデルを減らし、最先端の圧縮を実現する。
  論文  参考訳（メタデータ） (2023-05-18T05:55:48Z)
• LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy Physics [45.666822327616046]
  本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。 LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
  論文  参考訳（メタデータ） (2022-09-28T12:55:35Z)
• Adaptable Butterfly Accelerator for Attention-based NNs via Hardware and Algorithm Co-design [66.39546326221176]
  多くのAIタスクにおいて、注意に基づくニューラルネットワークが普及している。 注意機構とフィードフォワードネットワーク(FFN)の使用は、過剰な計算とメモリ資源を必要とする。 本稿では,注目機構とFFNの両方を近似するために,バタフライの分散パターンを統一したハードウェアフレンドリーな変種を提案する。
  論文  参考訳（メタデータ） (2022-09-20T09:28:26Z)
• An Algorithm-Hardware Co-Optimized Framework for Accelerating N:M Sparse Transformers [11.811907838840712]
  一般のN:M空間パターンを利用して, フレキシブルかつ効率的にトランスフォーマーを高速化するアルゴリズム・ハードウェア協調最適化フレームワークを提案する。 我々は、N:Mスパーストランスをデプロイする際の大幅な高速化を実現するために、フレキシブルで効率的なハードウェアアーキテクチャ、すなわちSTAを提案する。 実験の結果, 他の方法と比較して, IDPを用いて生成したN:Mスパース変圧器は, トレーニング効率の高い精度で平均6.7%向上することがわかった。
  論文  参考訳（メタデータ） (2022-08-12T04:51:49Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。