論文の概要: Lazy Arithmetic using Systolic Arrays for Closing the Verification Gap on Embedded Systems

• arxiv url: http://arxiv.org/abs/2607.15328v1
• Date: Thu, 16 Jul 2026 15:36:51 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-07-20 17:56:52.672958
• Title: Lazy Arithmetic using Systolic Arrays for Closing the Verification Gap on Embedded Systems
• Title（参考訳）: 組み込みシステムにおける検証ギャップ閉鎖のためのシストリックアレイを用いた遅延算術
• Abstract要約: ディープニューラルネットワークのような複雑なアルゴリズムは、組み込みのリソース制約のあるプラットフォームにますますデプロイされている。 エッジ上でこれらのモデルを実装するための既存のハードウェアとソフトウェアスキームは、特に医療機器のような安全上重要なアプリケーションのために不足している。 本稿では,リアルタイム,ダイナミック,サウンドの量子化,およびそれをサポートするハードウェアに対する新しいアプローチを提案する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Complex algorithms such as deep neural networks are increasingly being deployed on embedded, resource constrained platforms. However, existing hardware and software schemes for implementing these models on the edge fall short, particularly for safety-critical applications such as medical devices. First, hardware such as GPUs, NPUs and TPUs are designed for throughput rather than correctness of computation of security, and are as such susceptible to fault injection attacks. Second, software schemes designed for porting algorithms onto edge devices -- such as quantization schemes -- are either static and sound (non-optimal power consumption), or dynamic yet unsound (non-optimal for safety-critical applications). To address both these needs we propose a both wholly new approach to real-time, dynamic and sound quantization, as well as the hardware to support it. First we developed a sound, real-time adaptive-precision quantization approach utilizing left-to-right arithmetic to pass the most significant bits (MSB) first, and dynamically adjust precision online while performing sensitivity analysis to quantify and manage the risk of decision-boundary crossings. Next, we propose a novel hardware approach utilizing systolic arrays to perform left-to-right arithmetic to generate the MSB first. Together this provides a wholly novel scheme for enabling not only resource-efficient neural networks and artificial intelligence at the edge, but broadly sound and resource-efficient high-precision mathematics on hardware that ensures resilience to bit flip attacks on the most critical bits. This is presented herein as work-in-progress, with software implementations completed and hardware in-progress.
• Abstract（参考訳）: ディープニューラルネットワークのような複雑なアルゴリズムは、組み込みのリソース制約のあるプラットフォームにますますデプロイされている。 しかし、エッジ上でこれらのモデルを実装するための既存のハードウェアおよびソフトウェアスキームは、特に医療機器のような安全上重要なアプリケーションに対して不足している。 まず、GPU、NPU、TPUなどのハードウェアは、セキュリティの計算の正確さではなくスループットのために設計されており、フォールトインジェクション攻撃の影響を受けやすい。 第二に、アルゴリズムをエッジデバイス(量子化スキームなど)に移植するために設計されたソフトウェアスキームは、静的で(最適でない電力消費)か、動的だが(安全クリティカルなアプリケーションには最適ではない)無音である。 これらのニーズに対処するために、我々はリアルタイム、ダイナミック、サウンドの量子化に対する全く新しいアプローチとそれをサポートするハードウェアを提案します。 まず,左から右への算術演算を用いて最重要ビット(MSB)を優先的に通過する音響的適応精度量子化手法を開発し,感度解析を行い,決定境界交差のリスクを定量化・管理する。 次に,シストリックアレイを用いて左から右への算術を行い,まずMSBを生成する新しいハードウェア手法を提案する。 これにより、リソース効率のよいニューラルネットワークと人工知能をエッジで実現するだけでなく、ハードウェア上での健全かつリソース効率の高い高精度な数学を可能にし、最も重要なビットに対するビットフリップ攻撃のレジリエンスを確保することができる。 これはワーク・イン・プログレスとして、ソフトウェア実装が完成し、ハードウェア・イン・プログレスとして提示される。

関連論文リスト

• ScaleBITS: Scalable Bitwidth Search for Hardware-Aligned Mixed-Precision LLMs [14.073708409982705]
  学習後重み量子化は,大規模言語モデル(LLM)のメモリと推論コストの低減に不可欠である 本研究では,メモリ予算下でのビット幅の自動割り当てを実現する混合精度量子化フレームワークであるScaleBITSを提案する。 実験により、ScaleBITSは均一精度の量子化(+36%)よりも大幅に改善し、超低ビット状態における最先端の感度認識ベースライン(+13%)よりも優れていた。
  論文  参考訳（メタデータ） (2026-02-06T18:11:16Z)
• Quantum compilation framework for data loading [0.9974960169271107]
  量子回路への古典的データの効率的な符号化は、量子アルゴリズムのスケーラビリティに直接影響を与える重要な課題である。 本稿では、与えられた入力ベクトルに合わせたリソース対応の量子データ読み込みとターゲットエラー耐性のための自動コンパイルフレームワークを提案する。 いくつかのアプリケーションにまたがってフレームワークの有効性を実証し、不明確でリソース効率のよい戦略を継続的に明らかにします。
  論文  参考訳（メタデータ） (2025-12-04T19:00:01Z)
• Resource-Efficient and Robust Inference of Deep and Bayesian Neural Networks on Embedded and Analog Computing Platforms [0.4441866681085516]
  この研究は、アルゴリズムとハードウェアの効率を共同で追求することで、ニューラルネットワークのリソース効率と堅牢な推論を促進する。 最初のコントリビューションであるGalenは、感度分析とハードウェア・イン・ザ・ループフィードバックによって導かれる自動層特異的圧縮を実行する。 第2の作業は確率的推論を前進させ、コストのかかるサンプリングを置き換え、コンパイラスタックに統合し、組み込み推論を最適化する分析およびアンサンブル近似を開発する。
  論文  参考訳（メタデータ） (2025-10-28T20:34:53Z)
• Perturbation-efficient Zeroth-order Optimization for Hardware-friendly On-device Training [48.91359197313493]
  Zeroth-order(ZO)最適化は、計算の単純さとメモリ節約を提供する、新たなディープニューラルネットワーク(DNN)トレーニングパラダイムである。 ZOは相当数のガウス乱数を生成する必要があり、これはかなりの困難を伴い、FPGAやASICのようなハードウェアプラットフォームでは利用できない。 乱数生成の需要を大幅に削減する摂動効率のZOフレームワークであるPeZOを提案する。 実験の結果,PeZO は乱数生成に必要な LUT と FF を 48.6% と 12.7% に削減し,最大 86% の消費電力を削減できることがわかった。
  論文  参考訳（メタデータ） (2025-04-28T23:58:07Z)
• Efficient Implementation of LinearUCB through Algorithmic Improvements and Vector Computing Acceleration for Embedded Learning Systems [0.10470286407954035]
  本稿では,リソース制約の組込みデバイスに2つのLinearUCBコンテキスト帯域アルゴリズムを実装するアルゴリズムとハードウェア技術を提案する。 その結果, 実行時間とエネルギー消費は顕著に改善した。
  論文  参考訳（メタデータ） (2025-01-22T13:39:44Z)
• Dynamic Range Reduction via Branch-and-Bound [1.0141085397402314]
  ハードウェアアクセラレーターを強化するための主要な戦略は、算術演算における精度の低下である。 本稿ではQUBO問題における精度向上のための完全原理分岐境界アルゴリズムを提案する。 実験は、実際の量子アニール上でのアルゴリズムの有効性を検証する。
  論文  参考訳（メタデータ） (2024-09-17T03:07:56Z)
• Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
  本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。 アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。 ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
  論文  参考訳（メタデータ） (2024-06-20T17:08:42Z)
• DeepGEMM: Accelerated Ultra Low-Precision Inference on CPU Architectures using Lookup Tables [49.965024476651706]
  DeepGEMMはSIMDハードウェア上で超高精度畳み込みニューラルネットワークを実行するためのルックアップテーブルベースのアプローチである。 実装は、x86プラットフォーム上で、対応する8ビット整数カーネルを最大1.74倍の性能で上回る。
  論文  参考訳（メタデータ） (2023-04-18T15:13:10Z)
• FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
  本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。 この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。 分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
  論文  参考訳（メタデータ） (2022-01-18T13:59:22Z)
• Real-Time GPU-Accelerated Machine Learning Based Multiuser Detection for 5G and Beyond [70.81551587109833]
  非線形ビームフォーミングフィルタは、大規模な接続を伴う定常シナリオにおいて、線形アプローチを著しく上回る。 主な課題の1つは、これらのアルゴリズムのリアルタイム実装である。 本稿では,大規模並列化によるAPSMに基づくアルゴリズムの高速化について検討する。
  論文  参考訳（メタデータ） (2022-01-13T15:20:45Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• Quantized Neural Networks via {-1, +1} Encoding Decomposition and Acceleration [83.84684675841167]
  本稿では,量子化されたニューラルネットワーク(QNN)をマルチブランチバイナリネットワークに分解するために,-1,+1を用いた新しい符号化方式を提案する。 本稿では,大規模画像分類,オブジェクト検出,セマンティックセグメンテーションにおける提案手法の有効性を検証する。
  論文  参考訳（メタデータ） (2021-06-18T03:11:15Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。