論文の概要: Differentiable Logic Gate Networks for Low-Latency EEG Classification on Edge Devices

• arxiv url: http://arxiv.org/abs/2607.18149v1
• Date: Mon, 20 Jul 2026 16:49:30 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-07-21 18:48:37.710607
• Title: Differentiable Logic Gate Networks for Low-Latency EEG Classification on Edge Devices
• Title（参考訳）: エッジデバイスにおける低レイテンシ脳波分類のための微分論理ゲートネットワーク
• Abstract要約: エッジデバイス上のリアルタイム脳波分類は、従来のニューラルネットワークの浮動小数点演算によってボトルネックとなる。 ハードウェアネイティブな代替品として、差別化可能なLogic Gate Networks(Diff-Logic)について検討した。 本研究は,資源制約型脳-コンピュータインタフェースの実践パラダイムとして,論理に基づくニューラルネットワークを構築した。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Real-time EEG classification on edge devices is bottlenecked by the floating-point arithmetic of conventional neural networks. We investigated Differentiable Logic Gate Networks (Diff-Logic) as a hardware-native alternative that compiles models into pure Boolean circuits executable via bitwise CPU operations. Through rigorous iso-parameter experiments across four EEG datasets spanning two classification tasks, binary dementia detection and 3-class emotion recognition, we compared Diff-Logic against matched-capacity Multi-Layer Perceptron (MLP) and Binarized Neural Network (BNN) baselines at four complexity tiers (50k-500k parameters). On dementia screening, Diff-Logic achieved 80.2% Macro F1, outperforming the MLP baseline by 6.8%. On emotion recognition, the MLP retained a moderate performance advantage but incurred a 2.3$\times$ higher latency and 14$\times$ larger model size when deployed on a power-constrained (7W) Nvidia Jetson Orin Nano CPU (Single-core). Critically, Diff-Logic inference time remained nearly constant across a 10$\times$ increase in model scale, achieving a peak speedup of 2.9$\times$ over MLPs at the largest complexity tier. Our results establish logic-based neural architectures as a practical paradigm for resource-constrained brain-computer interfaces, achieving competitive or superior performance while natively satisfying the latency and memory constraints of portable edge deployment. Code is available on GitHub: https://github.com/Shyamal-Dharia/eeg-difflogic
• Abstract（参考訳）: エッジデバイス上のリアルタイム脳波分類は、従来のニューラルネットワークの浮動小数点演算によってボトルネックとなる。 ビットワイドCPU操作によって実行可能な純粋なブール回路にモデルをコンパイルするハードウェアネイティブな代替手段として、差別化可能なLogic Gate Networks (Diff-Logic) を検討した。 2値認知症検出と3クラス感情認識という2つの分類タスクにまたがる4つの脳波データセットの厳密なアイソパラメータ実験を通じて、Diff-Logicとマッチング能力を持つマルチ層パーセプトロン(MLP)と2値ニューラルネットワーク(BNN)を4つの複雑性層(50k-500kパラメータ)で比較した。 認知症のスクリーニングでは、Diff-Logicは80.2%のマクロF1を達成し、MLPベースラインを6.8%上回った。 感情認識では、MLPは適度な性能上の優位性を維持したが、パワー制約(7W)のNvidia Jetson Orin Nano CPU(Single-core)にデプロイすると2.3$\times$高いレイテンシと14$\times$大きなモデルサイズが得られた。 臨界的に、Diff-Logicの推論時間は10$\times$モデルスケールでほぼ一定であり、最大の複雑性層におけるMLPよりも2.9$\times$のピーク速度を達成した。 本研究は,資源制約のある脳-コンピュータインタフェースの実用的なパラダイムとして論理ベースのニューラルネットワークを構築し,携帯型エッジデプロイメントのレイテンシとメモリ制約をネイティブに満たしつつ,競争力や優れた性能を実現した。 コードはGitHubで入手できる: https://github.com/Shyamal-Dharia/eeg-difflogic

関連論文リスト

• Scalability Analysis of Distributed Kolmogorov-Arnold Network Training on High-Performance Computing Systems [0.2730969268472861]
  Kolmogorov-Arnold Networks (KANs) は、MLPの固定活性化関数と線形重みを置き換える 本稿では,マルチノード,マルチGPUハイパフォーマンスコンピューティング基盤におけるデータ並列kanトレーニングの実証的拡張性について述べる。 PyTorch Distributed Data Parallel (DDP)を用いた最大8個のNVIDIA A100 GPUを用いたFinasTerrae IIIスーパーコンピュータの実験を行った。
  論文  参考訳（メタデータ） (2026-09-07T16:45:20Z)
• Long-Range Indirect Control-Flow Prediction in Stripped Binaries via Dual Virtual Hubs and Multi-Task Graph Learning [44.79384874347874]
  本稿では,長い範囲のIDF予測を行う統合フレームワークICFlowNetを提案する。 ICFlowNetは、候補を意識したDual Virtual Hubs、Global Code Hub、Global Data Hubを導入している。 また,パッケージレベルの分割,関数レベルのmnemonic-hash重複,クリーンなテストプロトコルを備えた,リーク対応のノイズ制御パイプラインを開発した。
  論文  参考訳（メタデータ） (2026-09-03T02:17:23Z)
• On the Design of Qwen3.8-Next Architecture: Evaluation, Efficiency, and Training Stability [57.03393882933515]
  Qwen3.8-Flash-Nextは125Bパラメータ、トークンあたり6Bアクティベートされ、加速器から保持されるn-gram埋め込みテーブルの51Bパラメータを持つスパースミックス・オブ・エキスパートモデルである。 トレーニング前の14のベンチマークでは、このモデルは前モデルの397B-A17Bを8点、残りを少なくとも2.6ポイント、アクティベートされたパラメータが1/3、トレーニングトークンが1/3、トレーニング用FLOPが1/9であった。
  論文  参考訳（メタデータ） (2026-08-31T06:35:07Z)
• BoltNet: An Ultra-Lightweight Convolutional Network for On-Device Plant Species Identification [3.860597465886636]
  BoltNetはSpatial Redistribution BottleneckとLogit PreSamplingを組み合わせた超軽量の完全な畳み込みアーキテクチャである。 Pl@ntNet300Kでは、BoltNetは0.682F1スコアに達し、341Kパラメータ(1.37MB)は2MB以下の評価モデルの中で最高である。 BoltNetは最も効率的なモデルであり、GPUとNPUで最高のFPS/W、CPUで2番目に良い。
  論文  参考訳（メタデータ） (2026-08-12T09:34:52Z)
• Multi-Stage Mamba-Based Architecture for Fast and Scalable Superconducting Qubit Readout [2.7180447022087932]
  超伝導量子プロセッサでは、リードアウト演算はエラーを起こしやすく、高レイテンシである。 Mambaモデルに基づく多段量子状態判別器を提案する。 本モデルでは, 平均読み出し精度が0.906であり, 最良報告の最先端手法よりも優れていた。
  論文  参考訳（メタデータ） (2026-07-13T15:12:07Z)
• BitLogic: Training Framework for Gradient-Based FPGA-Native Neural Networks [28.844098517315228]
  BitLogicはFPGAネイティブニューラルネットワークのためのエンドツーエンドのトレーニング可能なフレームワークである。 マルチ累積演算をFPGAプリミティブに直接マップする微分可能なLUTノードに置き換える。 ネイティブバイナリ計算、疎結合、効率的なハードウェア実現を提供する。
  論文  参考訳（メタデータ） (2026-02-07T06:32:44Z)
• Implementation of high-efficiency, lightweight residual spiking neural network processor based on field-programmable gate arrays [0.49806798459446283]
  この研究は、アルゴリズムとハードウェアの共同設計を組み合わせて推論エネルギー効率を最適化する効率的な残留SNN加速器を提案する。 提案プロセッサは,CIFAR-10データセットの分類精度87.11%,画像あたり3.98ms,エネルギー効率183.5FPS/Wを実現している。
  論文  参考訳（メタデータ） (2025-12-09T02:08:46Z)
• SpikeLLM: Scaling up Spiking Neural Network to Large Language Models via Saliency-based Spiking [43.275370104552344]
  人間の脳は、同様のパラメータを持つ大きな言語モデルよりもはるかにエネルギー効率が高い。 本稿では,最初のスパイク型大言語モデルであるSpikeLLMを提案する。 SpikeLLMは11.01%のWikiText2の複雑さを低減し、一般的なシーン推論の2.55%の精度を改善する。
  論文  参考訳（メタデータ） (2024-07-05T08:37:17Z)
• ApproxDARTS: Differentiable Neural Architecture Search with Approximate Multipliers [0.24578723416255746]
  本稿では、DARTSと呼ばれる一般的な微分可能なニューラルアーキテクチャ探索手法を応用し、近似乗算器を活用可能なニューラルアーキテクチャ探索(NAS)手法であるApproxDARTSを提案する。 ApproxDARTSは10ドル未満のGPU時間で完全なアーキテクチャ検索を実行でき、畳み込み層に近似乗算器を含む競合畳み込みニューラルネットワーク(CNN)を生成する。
  論文  参考訳（メタデータ） (2024-04-08T09:54:57Z)
• LogicMP: A Neuro-symbolic Approach for Encoding First-order Logic Constraints [46.60806942245395]
  本稿では,MLN上で平均場変動推定を行う新しいニューラルネットワーク層LogicMPを提案する。 モジュール性と効率を保ちながら、FOLCをエンコードするために、市販のニューラルネットワークにプラグインすることができる。 グラフ、画像、テキストの3種類のタスクを経験した結果、LogicMPは、パフォーマンスと効率の両面で、先進的な競合より優れています。
  論文  参考訳（メタデータ） (2023-09-27T07:52:30Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• Neural network relief: a pruning algorithm based on neural activity [47.57448823030151]
  重要でない接続を非活性化する簡易な重要スコア計量を提案する。 MNIST上でのLeNetアーキテクチャの性能に匹敵する性能を実現する。 このアルゴリズムは、現在のハードウェアとソフトウェアの実装を考えるとき、FLOPを最小化するように設計されていない。
  論文  参考訳（メタデータ） (2021-09-22T15:33:49Z)
• ANNETTE: Accurate Neural Network Execution Time Estimation with Stacked Models [56.21470608621633]
  本稿では,アーキテクチャ検索を対象ハードウェアから切り離すための時間推定フレームワークを提案する。 提案手法は,マイクロカーネルと多層ベンチマークからモデルの集合を抽出し,マッピングとネットワーク実行時間推定のためのスタックモデルを生成する。 生成した混合モデルの推定精度と忠実度, 統計モデルとルーフラインモデル, 評価のための洗練されたルーフラインモデルを比較した。
  論文  参考訳（メタデータ） (2021-05-07T11:39:05Z)
• NullaNet Tiny: Ultra-low-latency DNN Inference Through Fixed-function Combinational Logic [4.119948826527649]
  フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータは、グラフィックス処理ユニット/中央処理ユニットベースのプラットフォームを置き換える深刻な競争相手として注目を集めています。 本稿では,資源とエネルギー効率,超低遅延FPGAベースニューラルネットワークアクセラレータ構築のためのフレームワークであるNullaNet Tinyを提案する。
  論文  参考訳（メタデータ） (2021-04-07T00:16:39Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。