論文の概要: A route to damage tolerance exceeding $10\%$ in shuttling-equipped quantum processors
- arxiv url: http://arxiv.org/abs/2607.22429v1
- Date: Fri, 24 Jul 2026 15:49:03 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-07-27 20:58:57.172025
- Title: A route to damage tolerance exceeding $10\%$ in shuttling-equipped quantum processors
- Title（参考訳）: シャットリング型量子プロセッサにおける10\%を超える耐損傷性への道
- Authors: Quinten Eggerickx, Simon C. Benjamin,
- Abstract要約: これは、固体フォールトトレラント量子コンピューティングにおける損傷に対する高い耐性(欠陥や"ドロップアウト")を提供するアプローチの研究である。
本手法は主に、高速かつ高忠実なシャットリングをサポートすることが示されている半導体電子スピン量子ビット系を対象としている。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: This is a short study of an approach offering high tolerance to damage (i.e. defects or 'drop outs') in solid state fault-tolerant quantum computing. Our method is primarily aimed at semiconductor electron spin-qubit systems, which have been shown to support fast and high-fidelity shuttling along pre-defined paths. We adapt the recent CAbLECAR method of Chadwick and Chong: stabilisers are performed by ancillas which each follow a bespoke pre-programmed path. We consider the simple surface code but we damage the physical lattice, and rely on route-solving software to find efficient pathways under constraints enforcing stabiliser commutation and hook error avoidance. Solutions are then converted to detector error models for Stim and logical error rates are obtained. We express our results by gauging the logical performance against that of a pristine lattice, using the notion of a reduced equivalent surface-code distance; for reasonable underlying error rates we find that $10\%$ damage leaves roughly half of the pristine equivalent distance ($d_\text{equiv}\approx0.48\,d_\text{pristine}$ in the large-array limit, rising to $\approx0.60$ for our smallest array). This suggests that one can tolerate substantial damage by building oversized arrays. We note that investigating damage tolerance of other qLDPC codes is a straightforward generalisation, and potentially one could adapt to damage emerging at runtime.
- Abstract（参考訳）: これは、固体のフォールトトレラント量子コンピューティングにおける損傷に対する高い耐性(欠陥や"ドロップアウト")を提供するアプローチの短い研究である。
本手法は主に半導体電子スピン量子ビット系を対象としており, 予め定義された経路に沿って高速かつ高忠実なシャットリングをサポートすることが示されている。
我々はChadwick と Chong のCAbLECAR法を適応し,それぞれが事前にプログラムされた経路をたどるアンシラを用いて安定化を行う。
簡単な表面符号を考えるが,物理格子を損傷し,経路解法ソフトウェアに頼って安定化器の通勤やフックエラー回避の制約の下で効率的な経路を求める。
解は Stim の検出器誤差モデルに変換され、論理誤差率を得る。
合理的な誤差率では、プリスタン等価距離 (d_\text{equiv}\approx0.48\,d_\text{pristine}$) のおよそ半分の損傷残高 (d_\text{equiv}\approx0.48\,d_\text{pristine}$) が、我々の最小配列に対して$\approx0.60$ になる。
これは、過大な配列を構築することで相当な損傷を許容できることを示している。
他のqLDPC符号の耐損傷性の調査は簡単な一般化であり、実行時に発生する損傷に適応できる可能性があることに留意する。
関連論文リスト
- Error-structure-tailored early fault-tolerant quantum computing [2.824800547988445]
量子アルゴリズムでは、論理回転ゲート$R_Z_L(varphi)$が必須成分である。
本研究では, 耐故障条件を解析する誤り構造調整耐故障性について考察する。
分散結合ハミルトニアンにより実装された安定符号を用いた1フォールトトレラント連続角回転ゲートを設計する。
論文 参考訳（メタデータ） (2025-11-25T06:51:46Z) - INC: An Indirect Neural Corrector for Auto-Regressive Hybrid PDE Solvers [61.84396402100827]
本稿では,学習した補正を支配方程式に統合する間接ニューラルコレクタ(mathrmINC$)を提案する。
$mathrmINC$は、$t-1 + L$の順番でエラー増幅を減らし、$t$はタイムステップ、$L$はリプシッツ定数である。
大規模なベンチマークで$mathrmINC$をテストし、1Dカオスシステムから3D乱流まで、多くの異なる解法、神経バックボーン、テストケースをカバーした。
論文 参考訳（メタデータ） (2025-11-16T20:14:28Z) - Leveraging erasure errors in logical qubits with metastable $^{171}$Yb atoms [4.3374029437939114]
量子誤り訂正符号と論理量子ビット回路をメタスタブルな171$Yb量子ビットで示す。
核スピン量子ビットのコヒーレント輸送における劣化誤差を強く抑制できることを示す。
我々は,中間回路消去測定に基づく復号中に誤り訂正を行い,$[4,2,2]$符号の論理量子ビット符号化を実演する。
論文 参考訳（メタデータ） (2025-06-16T17:29:05Z) - Demonstrating dynamic surface codes [118.67046728951689]
曲面符号の3つの時間力学的実装を実験的に実証した。
まず、曲面コードを六角格子上に埋め込んで、キュービットあたりの結合を4つから3つに減らした。
第二に、サーフェスコードを歩き、データの役割を交換し、各ラウンドごとにキュービットを測定し、蓄積した非計算エラーの組込み除去による誤り訂正を達成する。
第3に、従来のCNOTの代わりにiSWAPゲートを用いた表面コードを実現し、追加のオーバーヘッドを伴わずに、エラー訂正のための実行可能なゲートセットを拡張した。
論文 参考訳（メタデータ） (2024-12-18T21:56:50Z) - LUCI in the Surface Code with Dropouts [0.3105392140394824]
本稿では,耐故障性回路を構築するためのフレームワークLUCIを提案する。
LUCIは格子的に不完全な量子ビットカップラを持つ表面符号回路に適応するために使用することができる。
LUCI は 1-in-a-trillion の論理符号ブロック誤り率に到達するために,物理量子ビットをほとんど必要としないことを示す。
論文 参考訳（メタデータ） (2024-10-18T22:29:37Z) - Quantum error correction below the surface code threshold [107.92016014248976]
量子誤り訂正は、複数の物理量子ビットを論理量子ビットに結合することで、実用的な量子コンピューティングに到達するための経路を提供する。
本研究では, リアルタイムデコーダと統合された距離7符号と距離5符号の2つの面符号メモリを臨界閾値以下で動作させる。
以上の結果から,大規模なフォールトトレラント量子アルゴリズムの動作要件を実現する装置の性能が示唆された。
論文 参考訳（メタデータ） (2024-08-24T23:08:50Z) - Robust Error Accumulation Suppression for Quantum Circuits [0.6282171844772421]
本稿では,量子コンピュータにおけるエラー管理のためのtextbfREAS (textitrobust error accumulation suppress) 技術を提案する。
本手法は、単一または2量子ビットゲートからなる任意の量子回路における誤差の蓄積を低減する。
我々はREASによって抑制できる一般的なデコヒーレンスノイズを導出する。
論文 参考訳（メタデータ） (2024-01-30T10:38:53Z) - Fast Flux-Activated Leakage Reduction for Superconducting Quantum
Circuits [84.60542868688235]
量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。
パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。
繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
論文 参考訳（メタデータ） (2023-09-13T16:21:32Z) - Hardware optimized parity check gates for superconducting surface codes [0.0]
誤り訂正符号は、フォールトトレラントな量子論理ステップを実現するために、マルチキュービットの測定を使用する。
超伝導トランスモン量子ビット間の多体相互作用に基づく非従来型表面コードの解析を行う。
このアプローチの基盤となる多体効果にもかかわらず、論理的欠点を推定すると、この設計は従来の設計に比べて少なくとも現実的な雑音に対して堅牢である可能性が示唆されている。
論文 参考訳（メタデータ） (2022-11-11T18:00:30Z) - Exponential suppression of bit or phase flip errors with repetitive
error correction [56.362599585843085]
最先端の量子プラットフォームは通常、物理的エラーレートが10～3ドル近くである。
量子誤り訂正(QEC)は、多くの物理量子ビットに量子論理情報を分散することで、この分割を橋渡しすることを約束する。
超伝導量子ビットの2次元格子に埋め込まれた1次元繰り返し符号を実装し、ビットまたは位相フリップ誤差の指数的抑制を示す。
論文 参考訳（メタデータ） (2021-02-11T17:11:20Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。