論文の概要: Automated Flag-based Fault-Tolerant State Preparation using Integer Linear Programming

• arxiv url: http://arxiv.org/abs/2607.22498v1
• Date: Fri, 24 Jul 2026 17:11:09 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-07-27 20:58:57.19317
• Title: Automated Flag-based Fault-Tolerant State Preparation using Integer Linear Programming
• Title（参考訳）: 整数線形計画法によるフラッグ型耐故障状態自動生成
• Authors: Ben Criger, Aaron Hankin, Justin J. Burau, Abigail R. Perry,
• Abstract要約: 選択後の安定化状態の準備は、フォールトトレラント量子計算において必要となるサブルーチンである。 我々は、整数線形プログラムとしてフラグ回路の構成を表現するために、回路ゲージ演算子形式を用いる。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Post-selected stabilizer state preparation is a necessary subroutine in fault-tolerant quantum computation, both for initialization of logical qubits, and for logical-ancilla-based error correction gadgets (e.g. Steane and Knill). Therefore, reducing the number of gates needed to prepare a stabilizer state fault-tolerantly can simultaneously reduce time-to-solution and increase reliability. For small, low-distance codes such as the [[7, 1, 3]] Steane code, circuits with low gate counts can be found by inspection. This becomes impractical for larger codes, necessitating automation. There are two state-of-the-art methods for automated fault-tolerant state preparation, SAT-based stabilizer measurement and flag-at-origin. In this work, we optimize state preparation circuits using the circuit gauge operator formalism to express the construction of flag circuits as an integer linear program. This allows the construction of circuits with equal or lower gate count than the state of the art, while detecting up to three errors. We use this technique to derive a Steane error correction gadget for the [[24, 10, 4]] two-block group algebra code, and test it on Quantinuum's System Model H2 quantum computer with 10,000 shots, resulting in a logical block error rate ~0.00014 (~0.000014 per logical qubit), with ~1.6% of the shots post-selected due to weight-two errors.
• Abstract（参考訳）: 選択後の安定化状態の準備は、論理量子ビットの初期化と論理アンシラに基づく誤り訂正ガジェット(例えばSteaneやKnill)の両方において、フォールトトレラント量子計算において必要となるサブルーチンである。 したがって、安定剤状態の耐故障性を確保するために必要なゲート数を減少させることで、同時に解決までの時間を短縮し、信頼性を高めることができる。 ステイン符号[7, 1, 3]のような小さな低距離符号に対しては、検査によって低いゲート数を持つ回路を見つけることができる。 これは大規模なコードにとって実用的ではなく、自動化を必要とします。 フォールトトレラント状態の自動調製、SATベースの安定化器測定、フラッグ・アット・オリジンの2つの最先端手法がある。 本研究では,回路ゲージ演算子を用いた状態準備回路を最適化し,フラグ回路の構成を整数線形プログラムとして表現する。 これにより、3つの誤りを検知しながら、最先端の回路と同等または低いゲート数で回路を構築することができる。 この手法を用いて,[24, 10, 4] の2ブロック群代数符号に対するステアーン誤差補正ガジェットを導出し,10,000ショットの量子コンピュータであるQuantinuum の System Model H2 で試し,論理ブロック誤り率~0.00014 (~0.000014 per logic qubit) となり,その約1.6%が重み2エラーにより選択された。

関連論文リスト

• Demonstrating dynamic surface codes [118.67046728951689]
  曲面符号の3つの時間力学的実装を実験的に実証した。 まず、曲面コードを六角格子上に埋め込んで、キュービットあたりの結合を4つから3つに減らした。 第二に、サーフェスコードを歩き、データの役割を交換し、各ラウンドごとにキュービットを測定し、蓄積した非計算エラーの組込み除去による誤り訂正を達成する。 第3に、従来のCNOTの代わりにiSWAPゲートを用いた表面コードを実現し、追加のオーバーヘッドを伴わずに、エラー訂正のための実行可能なゲートセットを拡張した。
  論文  参考訳（メタデータ） (2024-12-18T21:56:50Z)
• Automated Synthesis of Fault-Tolerant State Preparation Circuits for Quantum Error Correction Codes [4.2955091080396075]
  任意のCSSコードに対するフォールトトレラントな状態準備回路の自動化手法を提案する。 距離3を超える非決定論的状態準備回路の一般構成を提供する。 結果として得られたメソッドは、ミュンヘン量子ツールキットの一部として公開されている。
  論文  参考訳（メタデータ） (2024-08-21T18:00:01Z)
• Fault-Tolerant One-Bit Addition with the Smallest Interesting Colour Code [2.5553228515450765]
  量子コンピュータH1-1の量子コンピュータにおいて,小さな量子アルゴリズムと1量子ビット加算をフォールトトレラントに実装する。 我々は、フォールトトレラント回路で$sim 1.1×10-3$、未符号化回路で$sim 9.5×10-3$の演算誤差を観測する。
  論文  参考訳（メタデータ） (2023-09-18T15:56:14Z)
• Witnessing entanglement in trapped-ion quantum error correction under realistic noise [41.94295877935867]
  量子誤り補正(Quantum Error Correction, QEC)は、論理情報を複数の物理量子ビットに符号化することで冗長性を利用する。 トラップイオンプラットフォームで使用される2量子光シフトゲートの平均ゲート不忠実度を推定するために,詳細な顕微鏡誤差モデルを提案する。 次に、この現実的な誤差モデルを適用し、QECビルディングブロックとして機能する回路によって生成されるマルチパーティントの絡み合いを定量化する。
  論文  参考訳（メタデータ） (2022-12-14T20:00:36Z)
• Experimental Characterization of Fault-Tolerant Circuits in Small-Scale Quantum Processors [67.47400131519277]
  符号の論理ゲートセットは、10以上のゲートシーケンスに対してフォールトトレラントとみなすことができる。 一部の回路は耐故障性基準を満たしていなかった。 試験した回路が低次元の出力状態に制限された場合に、耐故障性基準を評価するのが最も正確である。
  論文  参考訳（メタデータ） (2021-12-08T01:52:36Z)
• Realization of real-time fault-tolerant quantum error correction [0.0]
  10量子ビットQCCDトラップイオン量子コンピュータを用いて1つの論理量子ビットを符号化する。 我々は、平均論理SPAM誤差が1.7(6)×10-3$であるのに対して、平均物理SPAMエラーが2.4(8)×10-3$であるのに対して、平均論理SPAM誤差は1.7(6)×10-3$である。
  論文  参考訳（メタデータ） (2021-07-15T17:57:59Z)
• Fault-tolerant parity readout on a shuttling-based trapped-ion quantum computer [64.47265213752996]
  耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。 フラグ条件パリティ測定の単発忠実度は93.2(2)%である。 このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
  論文  参考訳（メタデータ） (2021-07-13T20:08:04Z)
• Exponential suppression of bit or phase flip errors with repetitive error correction [56.362599585843085]
  最先端の量子プラットフォームは通常、物理的エラーレートが10～3ドル近くである。 量子誤り訂正(QEC)は、多くの物理量子ビットに量子論理情報を分散することで、この分割を橋渡しすることを約束する。 超伝導量子ビットの2次元格子に埋め込まれた1次元繰り返し符号を実装し、ビットまたは位相フリップ誤差の指数的抑制を示す。
  論文  参考訳（メタデータ） (2021-02-11T17:11:20Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。