論文の概要: Fault-Tolerant One-Bit Addition with the Smallest Interesting Colour
Code
- arxiv url: http://arxiv.org/abs/2309.09893v1
- Date: Mon, 18 Sep 2023 15:56:14 GMT
- ステータス: 処理完了
- システム内更新日: 2023-09-19 12:30:18.237205
- Title: Fault-Tolerant One-Bit Addition with the Smallest Interesting Colour
Code
- Title(参考訳): 最小の興味深い色コードを持つフォールトトレラントな1ビット加算
- Authors: Yang Wang, Selwyn Simsek, Thomas M. Gatterman, Justin A. Gerber, Kevin
Gilmore, Dan Gresh, Nathan Hewitt, Chandler V. Horst, Mitchell Matheny,
Tanner Mengle, Brian Neyenhuis, Ben Criger
- Abstract要約: 量子コンピュータH1-1の量子コンピュータにおいて,小さな量子アルゴリズムと1量子ビット加算をフォールトトレラントに実装する。
我々は、フォールトトレラント回路で$sim 1.1×10-3$、未符号化回路で$sim 9.5×10-3$の演算誤差を観測する。
- 参考スコア(独自算出の注目度): 2.5553228515450765
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Fault-tolerant operations based on stabilizer codes are the state of the art
in suppressing error rates in quantum computations. Most such codes do not
permit a straightforward implementation of non-Clifford logical operations,
which are necessary to define a universal gate set. As a result,
implementations of these operations must either use error-correcting codes with
more complicated error correction procedures or gate teleportation and magic
states, which are prepared at the logical level, increasing overhead to a
degree that precludes near-term implementation. In this work, we implement a
small quantum algorithm, one-qubit addition, fault-tolerantly on the Quantinuum
H1-1 quantum computer, using the [[8,3,2]] colour code. By removing unnecessary
error-correction circuits and using low-overhead techniques for fault-tolerant
preparation and measurement, we reduce the number of error-prone two-qubit
gates and measurements to 36. We observe arithmetic errors with a rate of $\sim
1.1 \times 10^{-3}$ for the fault-tolerant circuit and $\sim 9.5 \times
10^{-3}$ for the unencoded circuit.
- Abstract(参考訳): 安定化符号に基づくフォールトトレラント演算は、量子計算におけるエラー率を抑制する技術である。
そのような符号の多くは、普遍ゲート集合を定義するために必要な非クリフォード論理演算の直接的な実装を許さない。
結果として、これらの操作の実装は、より複雑な誤り訂正手順を持つ誤り訂正符号を使うか、論理レベルで準備されたゲートテレポーテーションとマジック状態を使い、短期的な実装を妨げる程度にオーバーヘッドを増加させなければならない。
本研究では,[8,3,2]色コードを用いて,量子化h1-1量子コンピュータ上でフォールトトレラントな1量子ビット加算アルゴリズムを実装した。
不要な誤り訂正回路を除去し, 耐故障性の測定に低オーバーヘッド技術を用いることで, エラーを起こしやすい2ビットゲートの数を36に削減する。
故障耐性回路では$\sim 1.1 \times 10^{-3}$、未符号化回路では$\sim 9.5 \times 10^{-3}$で演算誤差を観測する。
関連論文リスト
- Fast Flux-Activated Leakage Reduction for Superconducting Quantum
Circuits [84.60542868688235]
量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。
パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。
繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
論文 参考訳(メタデータ) (2023-09-13T16:21:32Z) - Fault-Tolerant Computing with Single Qudit Encoding [66.7562778937945]
単一マルチレベルquditに符号化された論理量子ビットを持つ安定化器符号のフォールトトレラント実装に対する一般的なアプローチを提案する。
分子スピン四重項のシミュレーションにより,quditサイズの論理的誤りをほぼ指数関数的に抑制することを示した。
論文 参考訳(メタデータ) (2023-07-20T10:51:23Z) - Toward Constructing a Continuous Logical Operator for Error-Corrected
Quantum Sensing [0.0]
論理キュービット上の操作はクリフォード+Tのような有限サイズのゲートからなる普遍ゲートセットを通してのみ実行される。
イーストン・クニルの定理は、連続的な信号が局所的な誤りや横方向の誤りに寛容であることを防ぐ。
連続的な論理z回転を設計するためのプロトコルが提案され、Steane Codeに適用される。
論文 参考訳(メタデータ) (2023-04-30T18:22:34Z) - Transversal Injection: A method for direct encoding of ancilla states
for non-Clifford gates using stabiliser codes [55.90903601048249]
非クリフォードゲートのこのオーバーヘッドを低減するためのプロトコルを導入する。
予備的な結果は、より広い距離で高品質な忠実さを示唆している。
論文 参考訳(メタデータ) (2022-11-18T06:03:10Z) - Suppressing quantum errors by scaling a surface code logical qubit [147.2624260358795]
複数のコードサイズにわたる論理量子ビット性能のスケーリングの測定について報告する。
超伝導量子ビット系は、量子ビット数の増加による追加誤差を克服するのに十分な性能を有する。
量子誤り訂正は量子ビット数が増加するにつれて性能が向上し始める。
論文 参考訳(メタデータ) (2022-07-13T18:00:02Z) - Erasure conversion for fault-tolerant quantum computing in alkaline
earth Rydberg atom arrays [3.575043595126111]
本稿では,物理誤差を消去に変換する171ドルYb中性原子量子ビットに対して,量子ビット符号化とゲートプロトコルを提案する。
エラーの98%を消去に変換できると見積もっている。
論文 参考訳(メタデータ) (2022-01-10T18:56:31Z) - Realization of real-time fault-tolerant quantum error correction [0.0]
10量子ビットQCCDトラップイオン量子コンピュータを用いて1つの論理量子ビットを符号化する。
我々は、平均論理SPAM誤差が1.7(6)×10-3$であるのに対して、平均物理SPAMエラーが2.4(8)×10-3$であるのに対して、平均論理SPAM誤差は1.7(6)×10-3$である。
論文 参考訳(メタデータ) (2021-07-15T17:57:59Z) - Fault-tolerant parity readout on a shuttling-based trapped-ion quantum
computer [64.47265213752996]
耐故障性ウェイト4パリティチェック測定方式を実験的に実証した。
フラグ条件パリティ測定の単発忠実度は93.2(2)%である。
このスキームは、安定化器量子誤り訂正プロトコルの幅広いクラスにおいて必須な構成要素である。
論文 参考訳(メタデータ) (2021-07-13T20:08:04Z) - Exponential suppression of bit or phase flip errors with repetitive
error correction [56.362599585843085]
最先端の量子プラットフォームは通常、物理的エラーレートが10~3ドル近くである。
量子誤り訂正(QEC)は、多くの物理量子ビットに量子論理情報を分散することで、この分割を橋渡しすることを約束する。
超伝導量子ビットの2次元格子に埋め込まれた1次元繰り返し符号を実装し、ビットまたは位相フリップ誤差の指数的抑制を示す。
論文 参考訳(メタデータ) (2021-02-11T17:11:20Z) - Fault-Tolerant Operation of a Quantum Error-Correction Code [1.835073691235972]
量子誤り訂正は、脆弱な量子情報をより大きな量子系に符号化することによって保護する。
フォールトトレラント回路は論理量子ビットを操作しながらエラーの拡散を含む。
我々は,現在の量子システムにおいて,フォールトトレラント回路が高精度な論理プリミティブを実現することを示す。
論文 参考訳(メタデータ) (2020-09-24T04:31:38Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。