論文の概要: Error-Generator-Level Compression for Fast Quantum Gates
- arxiv url: http://arxiv.org/abs/2607.28922v1
- Date: Fri, 31 Jul 2026 00:46:27 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-08-03 14:29:40.557211
- Title: Error-Generator-Level Compression for Fast Quantum Gates
- Title（参考訳）: 高速量子ゲートのエラー発生レベル圧縮
- Abstract要約: マルチレベルシステムにおける高速な量子ゲートは、実装が簡単なパルスを用いて多くのコヒーレントエラーチャネルを抑圧する必要がある。
我々は、マグナスに基づく制御原理であるエラージェネレータレベルの圧縮を導入し、選択された摂動順序で完全に投影されたエラージェネレータを最小化する。
この構造は、パルスをエラーチャネルで切り離すのではなく、モデル化された計算エラーとリークエラーを全て保存する。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Fast quantum gates in multilevel systems require suppressing many coherent-error channels using pulses that remain simple to implement. We introduce error-generator-level compression, a Magnus-based control principle that minimizes the complete projected error generator at a chosen perturbative order while restricting the implemented waveform to a few independently adjustable coefficients. This construction preserves all modeled computational and leakage errors rather than truncating the pulse by error channel, while its generator-level objective directly penalizes residual eigenphases that can signal departure from the perturbative regime. For fast transmon gates, a three-parameter pulse suppresses errors by orders of magnitude, outperforms grid-optimized leading- order DRAG over the gate-time range studied, and approaches a fully parameterized 17-parameter Magnus correction. The compressed pulse is also substantially less sensitive to the illustrative finite-bandwidth filtering model considered here.
- Abstract（参考訳）: マルチレベルシステムにおける高速な量子ゲートは、実装が簡単なパルスを用いて多くのコヒーレントエラーチャネルを抑圧する必要がある。
そこで我々は,Magnusに基づく制御原理であるエラー生成レベル圧縮を導入する。これは,実装された波形を独立に調整可能な数個の係数に制限しながら,完全に投影されたエラー生成を選択摂動順序で最小化する。
この構造は、パルスをエラーチャネルで切り離すのではなく、モデル化された計算およびリークエラーを全て保存し、生成レベルの目的は、摂動状態から逸脱する可能性のある残留固有位相を直接ペナルティ化する。
高速なトランスモンゲートでは、3パラメータパルスが桁違いの誤差を抑圧し、ゲート時間範囲でグリッド最適化された先行順DRAGを上回り、完全にパラメータ化された17パラメータのマグナス補正にアプローチする。
また、圧縮パルスは、ここで考慮される照明的有限帯域フィルタリングモデルに対して、かなり感度が低い。
関連論文リスト
- Robust CZ gate against flux line memory [0.6015898117103068]
高忠実度CZゲートは超伝導量子プロセッサの中心である。
通常、孤立ゲートに使用される従来のプリデストレーションは、チップの所望のフラックスを回復することができるが、フラックスラインメモリが存在する場合はフェールする。
量子系に結合したステートフル古典アクチュエータの力学としてフラックス線歪みをモデル化する。
論文 参考訳（メタデータ） (2026-09-01T09:00:39Z) - Quantum Decision Theory for Displacement Detection with Finite-Energy GKP States [46.2474896050764]
有限エネルギー,$d$レベルのGottesman-Kitaev-Preskill(GKP)プローブを用いた位相空間変位検出フレームワークを開発した。
単一モードおよび絡み合い支援アーキテクチャの場合、ベイズ最小エラー確率を導出する。
我々は、コヒーレントステート、方向整合型圧縮真空、ツインビームスキームに対する結果のプロトコルをベンチマークする。
論文 参考訳（メタデータ） (2026-08-08T10:32:05Z) - Overcoming the Speed-Fidelity Trade-off in Fast CZ Gates via Cyclic Control [16.45224279739977]
短時間の波形歪みは制御パルスの時間-反射対称性を破り、循環進化の正確な閉包を防ぐ。
パラメータ空間拡張に基づく循環制御戦略を導入し,自由度を付加することで制御性を回復する。
この手法を超伝導制御Zゲートで実験的に実証し、ゲート長を増大させることなくコヒーレントエラーの堅牢な抑制を実現する。
論文 参考訳（メタデータ） (2026-07-01T09:09:00Z) - Mitigating crosstalk errors for simultaneous single-qubit gates on a superconducting quantum processor [59.06950309601253]
超伝導量子プロセッサ上の単一量子ビットゲートは、通常は専用の制御線を介して印加されるマイクロ波パルスを用いて実装される。
これらのマイクロ波パルスは、容量結合と波動関数の重なりに起因するクロストークによって、他の量子ビットを駆動する。
クロストークと周波数群集は、孤立ゲートに対する単一ビット同時動作における誤差を増加させる。
論文 参考訳（メタデータ） (2026-03-11T17:47:32Z) - Superconducting Qubit Gates Robust to Parameter Fluctuations [0.0]
勾配上昇パルス工学(GRAPE)を用いた振幅・周波数誤差に頑健なゲートを数値的に導出する
我々は、クビット周波数の変動、駆動振幅、コヒーレンスがゲート性能に与える影響を時間とともに分析する。
ロバストパルスは、Adiabatic gate (DRAG) による導電性除去によるガウスパルスの15倍以上のドリフトからのコヒーレント誤差を抑制する
論文 参考訳（メタデータ） (2025-11-27T16:13:18Z) - Measurement-free quantum error correction optimized for biased noise [1.2161145818221]
ノイズバイアスのある誤差モデルに最適化された普遍ゲートセットの実装と量子誤り訂正のための無測定プロトコルを導出する。
ノイズバイアスは中性原子プラットフォームに適応し、Rydberg相互作用により2ビットと複数ビットのゲートが実現される。
論文 参考訳（メタデータ） (2025-05-21T15:46:13Z) - Universal quantum computation via scalable measurement-free error correction [45.29832252085144]
本研究では,中間回路計測を行なわずに誤り訂正を行うシナリオにおいて,普遍的な量子計算をフォールトトレラントにすることができることを示す。
論理的な$mathitCCZ$ゲートを実現するため,Bacon-Shor符号の無測定変形プロトコルを導入する。
特に,回路レベルのエラーレートが10～3ドル以下であれば,破れない論理性能が達成可能であることを示す。
論文 参考訳（メタデータ） (2024-12-19T18:55:44Z) - Fast quantum control of cavities using an improved protocol without coherent errors [6.646517772148801]
SNAPゲートは量子ゲートの強力なクラスを形成する。
短パルスの場合、コヒーレントエラーは性能を制限する。
パルス時間が特定の限界を超えると、そのような誤差を完全に抑制できることを示す。
論文 参考訳（メタデータ） (2023-10-16T15:19:40Z) - Direct pulse-level compilation of arbitrary quantum logic gates on superconducting qutrits [36.30869856057226]
任意のqubitおよびqutritゲートを高忠実度で実現でき、ゲート列の長さを大幅に削減できることを示す。
最適制御ゲートは少なくとも3時間ドリフトでき、同じ校正パラメータを全ての実装ゲートに利用できることを示す。
論文 参考訳（メタデータ） (2023-03-07T22:15:43Z) - A high on-off ratio beamsplitter interaction for gates on bosonically
encoded qubits [40.96261204117952]
高品質の超伝導マイクロ波空洞における量子ビットは、単一のデバイスで最初のエラー補正を行う機会を提供する。
我々は3波混合結合素子を用いて1オクターブ以上の周波数で分離された2つのボゾンモード間のプログラム可能なビームスプリッタ相互作用を設計する。
次に,2つのボソニックモードのSWAPに対して,トランスモンが制御ビットを提供するレシエーション$g_bsapproxchi$におけるハイブリッド制御SWAP演算を実現するための新しいプロトコルを提案する。
論文 参考訳（メタデータ） (2022-12-22T18:07:29Z) - Extensible circuit-QED architecture via amplitude- and
frequency-variable microwaves [52.77024349608834]
固定周波数キュービットとマイクロ波駆動カプラを組み合わせた回路QEDアーキテクチャを提案する。
ドライブパラメータは、選択的な2ビット結合とコヒーレントエラー抑制を可能にする調整可能なノブとして現れる。
論文 参考訳（メタデータ） (2022-04-17T22:49:56Z) - Engineering fast bias-preserving gates on stabilized cat qubits [64.20602234702581]
バイアス保存ゲートは、フォールトトレラント量子コンピューティングのリソースオーバーヘッドを大幅に削減することができる。
本研究では,非断熱誤差を克服するために,デリバティブに基づく漏洩抑制手法を適用した。
論文 参考訳（メタデータ） (2021-05-28T15:20:21Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。