論文の概要: Robust CZ gate against flux line memory

• arxiv url: http://arxiv.org/abs/2609.00939v1
• Date: Tue, 01 Sep 2026 09:00:39 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-09-02 16:31:36.488512
• Title: Robust CZ gate against flux line memory
• Title（参考訳）: フラックスラインメモリに対するロバストCZゲート
• Authors: Yao Song, Xiu-Hao Deng,
• Abstract要約: 高忠実度CZゲートは超伝導量子プロセッサの中心である。 通常、孤立ゲートに使用される従来のプリデストレーションは、チップの所望のフラックスを回復することができるが、フラックスラインメモリが存在する場合はフェールする。 量子系に結合したステートフル古典アクチュエータの力学としてフラックス線歪みをモデル化する。
• 参考スコア（独自算出の注目度）: 0.6015898117103068
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: High-fidelity CZ gates are central to superconducting quantum processors, but implementations based on flux tuning are still sensitive to pulse distortion. Conventional predistortion, typically used for an isolated gate, can recover the desired flux at the chip but it fails if the flux line memory exists, causing the fidelity of repeated CZ gates to drop rapidly. To address this issue, we model the flux line distortion as the dynamics of a stateful classical actuator coupled to a quantum system. Using a first-order Dyson expansion, we derive the error generators induced by variations in the initial flux-line state. We then design a robust CZ gate by optimizing the flux pulse to suppress these generators and minimize the residual flux line state at the gate exit. A one-pole flux line model shows the expected first-order robustness plateau. For a more practical three-pole model, the optimized CZ pulse achieves $F_{\mathrm{avg}}=99.998\%$, suppresses all first-order error generators, and brings the residual flux line state close to zero. With no additional waiting time between gates, our robust pulse achieves $F_{\mathrm{avg}}=99.97\%$ for the complete ten-gate sequence and reduces the sequence infidelity by a factor of about $2.3\times10^{3}$ relative to the baseline under the same predistortion protocol. These results show that explicitly accounting for flux line memory maintains high-fidelity CZ operation across repeated gate sequences and addresses a key limitation of conventional predistortion.
• Abstract（参考訳）: 高忠実度CZゲートは超伝導量子プロセッサの中心であるが、フラックスチューニングに基づく実装はパルス歪みに敏感である。 通常、孤立ゲートに使用される従来のプリ歪は、チップの所望のフラックスを回復することができるが、フラックスラインメモリが存在する場合はフェールし、繰り返しCZゲートの忠実度が急速に低下する。 この問題に対処するために、量子システムに結合したステートフルな古典アクチュエータの力学としてフラックス線歪みをモデル化する。 1次ダイソン展開を用いて、初期フラックスライン状態の変動によって誘導される誤差発生器を導出する。 次に、これらの発生器を抑えるためにフラックスパルスを最適化し、ゲート出口の残留フラックスライン状態を最小化することにより、ロバストなCZゲートを設計する。 1極フラックスラインモデルでは、予想される1次ロバスト性高原が示される。 より実用的な3極モデルでは、最適化されたCZパルスは$F_{\mathrm{avg}}=99.998\%$に達し、全ての1次エラー発生器を抑圧し、残留フラックスライン状態が0に近づいた。 ゲート間の待ち時間を追加せずに、我々の頑健なパルスは、完全な10ゲートシーケンスに対して$F_{\mathrm{avg}}=99.97\%$を獲得し、同じプレデクションプロトコルの下でベースラインに対して約2.3\times10^{3}$の係数でシーケンスの不忠実性を減少させる。 これらの結果から, フラックスラインメモリの明示的な説明は, 繰り返しゲート列間の高忠実度CZ動作を維持でき, 従来のプリディストレーションの鍵となる限界に対処できることが示唆された。

関連論文リスト

• Error-Generator-Level Compression for Fast Quantum Gates [0.0]
  マルチレベルシステムにおける高速な量子ゲートは、実装が簡単なパルスを用いて多くのコヒーレントエラーチャネルを抑圧する必要がある。 我々は、マグナスに基づく制御原理であるエラージェネレータレベルの圧縮を導入し、選択された摂動順序で完全に投影されたエラージェネレータを最小化する。 この構造は、パルスをエラーチャネルで切り離すのではなく、モデル化された計算エラーとリークエラーを全て保存する。
  論文  参考訳（メタデータ） (2026-07-31T00:46:27Z)
• Fault-tolerant simulation of the electronic structure using Projector Augmented-Waves and Bloch orbitals [43.936586633107396]
  本稿では、Bloch-orbital $k$-space構造とユニタリプロジェクタ拡張波増幅を組み合わせたBloch--UPAWフレームワークを提案する。 量子化に適した線形コンビネーション・オブ・ユニタリ分解回路とブロック符号化回路を導出する。 漸近的に、Toffoliのコストは$k$-meshの精製時に$mathcalO(N_k3)$、スーパーセルの拡張時に$mathcalO(N_a3.5)$とスケールする。
  論文  参考訳（メタデータ） (2026-04-13T23:46:58Z)
• CAWN: Continuous Acoustic Wave Networks for Autoregressive Language Modeling [46.16066322190728]
  完全連続配列混合アーキテクチャであるCAWN(Continuous Acoustic Wave Network)を導入する。 CAWNは離散行列ベースの注意を代わりに、多面体複素ドメインファサーに隠された状態を計画している。 超長コンテキスト上での信号劣化を防止するため,デュアルゲート選択位相共振機構を導入する。
  論文  参考訳（メタデータ） (2026-04-05T20:13:22Z)
• Analytical blueprint for 99.999% fidelity X-gates on present superconducting hardware under strong driving [4.406638884109584]
  既存のデコヒーレンスレートを組み込んだ場合, 7ns$-rotationに対して, 10～5$以下のゲート不忠実度を数値的に示す。 また、DRAGプリファクタの最適値に関する長年の質問にも答えるとともに、常にデチューンする。
  論文  参考訳（メタデータ） (2025-12-22T22:47:43Z)
• Control landscapes for high-fidelity generation of C-NOT and C-PHASE gates with coherent and environmental driving [41.94295877935867]
  環境下でC-Zゲートを詳細に検討した2ビットC-NOTとC-PHASEの高忠実度発生問題について考察する。 本研究では, 忠実度の挙動を制御の関数として記述した量子制御環境について検討する。
  論文  参考訳（メタデータ） (2024-05-23T00:04:19Z)
• High-Fidelity, Frequency-Flexible Two-Qubit Fluxonium Gates with a Transmon Coupler [38.42250061908039]
  トランスモンカプラ(FTF)を介するフラキソニウム-フルオキソニウム二量子ゲートのアーキテクチャの提案と実証を行う。 FTFは、非計算状態を用いてゲートのより強い結合を可能にし、同時に静的制御相のエンタングレート(ZZ$)をkHzレベルまで抑制する。 FTFは様々なフラキソニウムゲートスキームに適用でき、ゲートの忠実度を改善し、不要な$ZZ$相互作用をパッシブに低減できることを示す。
  論文  参考訳（メタデータ） (2023-04-12T18:08:53Z)
• High-fidelity Rydberg controlled-Z gates with optimal pulses [0.0]
  高忠実度Rydberg $C_Z$ゲートを3レベルラグ型原子系で生成するための時間最適パルスを数値的に検討する。 本研究の結果は,高忠実かつ高速なゲート動作を実測可能かつ制御可能な実験パラメータ下で実現した。
  論文  参考訳（メタデータ） (2023-03-29T02:16:49Z)
• Single Flux Quantum-Based Digital Control of Superconducting Qubits in a Multi-Chip Module [39.5906786952554]
  フォノンによるQP中毒を抑制するマルチチップモジュールアーキテクチャを提案する。 本研究では,SFQに基づく量子ビット制御の初期実現において達成されたゲート誤差のオーダー・オブ・マグニチュード・リダクションであるクリフォードゲートあたり1.2(1)%の誤差を示す。
  論文  参考訳（メタデータ） (2023-01-13T18:37:08Z)
• High fidelity two-qubit gates on fluxoniums using a tunable coupler [47.187609203210705]
  超伝導フラクソニウム量子ビットは、大規模量子コンピューティングへの道のトランスモンに代わる有望な代替手段を提供する。 マルチキュービットデバイスにおける大きな課題は、スケーラブルなクロストークのないマルチキュービットアーキテクチャの実験的なデモンストレーションである。 ここでは、可変カプラ素子を持つ2量子フッソニウム系量子プロセッサを提案する。
  論文  参考訳（メタデータ） (2022-03-30T13:44:52Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。